本发明涉及显示技术领域，尤其涉及一种显示基板、制备方法及显示装置。
背景技术：
一般而言，对于goa(gatedrivenonarray，阵列基板上栅驱动集成)电路产品，实现栅极驱动功能的结构设置在显示面板的非显示区。如图1所示，显示面板包括显示区31和位于该显示区周边的非显示区，其中，goa电路可以设置在显示区的相对的两侧(双边驱动)，图1示出了位于非显示区的goa区32，goa区32中具有电容区33。此外，goa电路也可以设置在显示区的一侧(单边驱动)。goa技术有助于实现窄边框，但在实现显示产品边框极窄化的同时，非显示区的布线空间被大幅压缩，为了保证屏占比，需要进一步减小栅极驱动电路的尺寸。
技术实现要素：
鉴于现有技术中的上述缺陷或不足，期望提供一种显示基板、制备方法及显示装置。
第一方面，本发明提供一种显示基板，包括衬底基板，所述衬底基板的一侧形成有多条平行的栅线和多条平行的数据线，所述栅线和所述数据线相互绝缘并交叉限定了多个像素单元，还包括：
栅电极，所述栅电极与所述栅线同层形成，通过其所在像素单元行的栅线接收对应的goa单元的栅极驱动信号；
上拉电极，位于所述衬底基板设有所述栅电极的一侧，所述上拉电极与所述栅电极异层设置，所述上拉电极和所述栅电极至少通过位于两者之间的绝缘层互相绝缘，每行像素单元的所述上拉电极与所在像素单元行对应的goa单元的上拉节点电连接；
所述栅电极与所述栅线中的至少一者在所述衬底基板上的正投影和所述上拉电极在所述衬底基板上的正投影具有重叠部分。
优选的，所述上拉电极在所述衬底基板上的正投影位于所述栅电极和/或所述栅线在所述衬底基板上的正投影的区域内。
优选的，每个像素单元还包括位于所述绝缘层远离所述衬底基板一侧的像素电极，所述上拉电极与所述像素电极共层设置且彼此绝缘，且所述上拉电极的材质与所述像素电极的材质相同。
优选的，所述像素单元还包括：
位于所述栅电极远离所述衬底基板一侧的栅绝缘层；
位于所述栅绝缘层远离所述衬底基板一侧的有源层；以及，
与所述有源层分别连接的源电极和漏电极；
所述绝缘层设置在所述有源层远离所述衬底基板的一侧，所述绝缘层覆盖所述源电极、所述漏电极以及所述有源层。
优选的，所述像素单元还包括：
位于所述栅电极靠近所述衬底基板一侧的有源层；
与所述有源层分别连接的源电极和漏电极；以及，
位于所述栅电极与所述有源层之间的栅绝缘层，所述栅绝缘层覆盖所述有源层、所述源电极和所述漏电极；
所述绝缘层设置在所述栅电极远离所述衬底基板的一侧。
优选的，所述源电极、所述漏电极以及所述有源层在所述衬底基板上的正投影与所述上拉电极在所述衬底基板上的正投影不重合。
优选的，所述绝缘层为钝化层或有机膜层。
第二方面，本发明提供一种显示装置，包括上述显示基板。
第三方面，本发明提供一种显示基板的制备方法，其特征在于，包括：
在衬底基板的一侧形成栅金属层，所述栅金属层包括栅电极和栅线；其中，所述栅电极可以是所述栅线的一部分，也可以是从所述栅线中延伸出的一部分；
在所述栅电极远离所述衬底基板的一侧形成绝缘层；
在所述绝缘层远离所述衬底基板的一侧形成上拉电极，所述上拉电极和其所在行对应的goa单元的上拉节点电连接；其中，
所述栅电极与所述栅线中的至少一者在所述衬底基板上的正投影和所述上拉电极在所述衬底基板上的正投影具有重叠部分。
优选的，显示基板的制备方法还包括：在所述绝缘层远离所述衬底基板的一侧形成像素电极，所述上拉电极与所述像素电极同层设置且彼此绝缘。
所述根据本发明实施例提供的技术方案，在像素区内制作上拉电极，上拉电极与像素区内的栅电极/栅线中至少一者形成goa电路的存储电容的部分或全部，从而有效减小goa电路位于非显示区的占用空间，有利于实现窄边框的显示基板；
通过绝缘层有效避免上拉电极对数据线、源漏电极的干涉影响；
在垂直于衬底基板的方向上，源漏电极、有源层的正投影与上拉电极的正投影不重合，以降低上拉电极与源漏电极、有源层之间形成耦合电容的风险，避免上拉电极对像素正常显示带来负面影响；
上拉电极与像素电极同层设置，在实现显示基板的边框极窄化设计的同时保证显示基板的薄型化设计。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为现有技术提供的一种显示面板的结构示意图；
图2为基础的4t1cgoa单元的结构图；
图3为本发明一实施例提供的显示基板的结构示意图；
图4为图3中a-a’部分横截面图；
图5为图3中b-b’部分横截面图；
图6为图3中c-c’部分横截面图；
图7示出了本发明另一实施例提供的显示基板的结构示意图；
图8为图7中a-a’部分横截面图；
图9为图7中b-b’部分横截面图；
图10为图7中c-c’部分横截面图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
一般显示产品的像素结构，包括控制薄膜晶体管(thinfilmtransistor，简称tft)开启的栅(gate)线、写入信号的数据(data)线、公共电极、像素电极。基于tft的lcd显示器，本发明分别以ads(advanceddimensionswitch，高级超维场开关)型、hads(high-advanceddimensionswitch，高开口率且高级超维场开关)型两种像素结构为例，详细说明了栅极驱动电路的电容在像素区的设计。
图2示出了基础的4t1cgoa单元结构，包括四个薄膜晶体管(m1，m2，m3，m4)，一个存储电容cst，一个时钟信号端clk，一个信号输入端input，一个复位信号端reset，一个参考信号端vss，一个信号输出端gateoutput。其中，m3为控制信号输出端gateoutput输出高电平的晶体管，而上拉节点pu为m3的栅极点，goa单元工作过程中，与m3连接的时钟信号端clk通过m3将信号输出至信号输出端gateoutput。然而，发明人在研究过程中发现，在像素保持阶段，时钟信号端clk产生的噪声会通过m3耦合到信号输出端gateoutput，从而影响画面品质，而上述由时钟信号端clk经m3耦合至上拉节点pu处的噪声可以等效表示为：
其中，△vclk为时钟信号端clk输出信号的压差；c1为存储电容cst的电容值；cgs1为m1中栅极和源极之间的耦合电容；cgd2为m2中栅极和漏极之间的耦合电容；cgs3为m3中栅极和源极之间的耦合电容；cgd3为m3中栅极和漏极之间的耦合电容。由上式可看出，存储电容cst的容量越大，该噪声越小。但是，当存储电容cst的容量增大后，其尺寸也会增大，这样一来，将导致goa电路占用较多的布线空间，不利于显示面板的窄边框设计。
以ads型液晶显示器为例，如图3至图6所示，本发明的一实施例提供一种显示基板，包括衬底基板11，衬底基板11的一侧形成有多条平行的的栅线12和多条平行的数据线13，栅线12和数据线13互相绝缘并交叉限定了多个像素单元。其中，栅线12所在的栅金属层还包括栅电极1，栅电极1通过其所在像素单元行的栅线12接收对应的goa单元的栅极驱动信号，从而控制该栅电极1对应的像素单元的薄膜晶体管的开启与关闭。需要说明的是，栅电极1可以是栅线12的一部分，也可以是从栅线12中延伸出的一部分，本发明对此不做限定。
在衬底基板11设有栅电极1的一侧还形成有上拉电极2，上拉电极2与栅电极1异层设置，并且至少通过位于二者之间的绝缘层3互相绝缘。需要说明的是，上拉电极2可以与显示基板的每个像素单元对应设置，也可以仅与显示基板的部分像素单元对应设置，本发明对此不做限定。其中，每行像素单元的上拉电极2与所在行对应的goa单元的上拉节点电连接。例如，每个像素单元的上拉电极2彼此相连，最后电连接至该像素单元所在行对应的goa单元的上拉节点。
该实施例中，栅电极1与栅线12中的至少一者在衬底基板11上的正投影和上拉电极2在衬底基板11上的正投影具有重叠部分。栅电极1和栅线12中的至少一者与上拉电极2形成的电容可以作为其所在行goa电路的存储电容的部分或全部，从而有效减小goa电路位于非显示区的占用空间，有利于实现窄边框的显示基板。
该实施例中，可进一步优选设置上拉电极在衬底基板上的正投影位于栅电极和/或栅线在衬底基板上的正投影的区域内。相比于上拉电极在衬底基板上的正投影与栅电极和/或栅线在衬底基板上的正投影部分重叠的情形，上拉电极在衬底基板上的正投影位于栅电极和/或栅线在衬底基板上的正投影的区域内时，可以获得更大容量的goa存储电容。
相较于现有技术中将goa电路的存储电容全部形成在非显示区的方案，该实施例能够提供足够的设计空间以形成更大容值的存储电容，在进一步缩减非显示区所占空间的同时，可以降低时钟信号端clk通过晶体管m3耦合到pu点的噪声。另外，在非显示区已设置有goa电路存储电容的前提下，该实施例提供的上拉电极与栅电极和/或栅线形成的电容可以作为非显示区内的goa电路存储电容的补充电容，从而可以在不增加非显示区所占空间的前提下增大goa电路的存储电容，降低时钟信号端clk通过晶体管m3耦合到pu点的噪声。
如图3所示，虚线框示出了其中一个像素单元，像素单元还包括公共电极线10，以及异层设置并且互相绝缘的像素电极4和公共电极9，公共电极线10与公共电极9电连接。其中，像素电极4为狭缝电极，并且位于公共电极9远离衬底基板11的一侧。公共电极9可以为板状电极也可以为狭缝电极，本发明对此不做限定。
参考图4至图6，像素单元还包括薄膜晶体管，其包括有源层5、源电极6和漏电极7，其中，有源层5分别与源电极6和漏电极7连接，源电极6与像素电极4电连接，数据线13与漏电极电连接。应当理解的是，本发明中所使用的薄膜晶体管的源电极、漏电极是对称的，所以其源电极、漏电极可以互换。
本实施例以底栅型薄膜晶体管为例进行说明。其中，有源层5位于栅电极1远离衬底基板11的一侧，并且分别与源电极6和漏电极7连接；栅电极1与有源层5、源电极6和漏电极7通过栅绝缘层8绝缘。绝缘层3设置在有源层5远离衬底基板11的一侧，绝缘层3覆盖源电极6、漏电极7以及有源层5。像素电极4位于绝缘层3远离衬底基板的一侧，像素电极4可以通过过孔与源电极形成电性连接。
该实施例中，上拉电极2和栅电极1所在层之间间隔有绝缘层3与栅绝缘层8。
本发明实施例包括但不限于此，例如，薄膜晶体管还可以是顶栅型薄膜晶体管或双栅型薄膜晶体管。当薄膜晶体管为顶栅型薄膜晶体管时，有源层5位于栅电极1靠近衬底基板11的一侧，有源层分别连接有源电极6和漏电极7；栅绝缘层8位于栅电极1与有源层5之间，栅绝缘层8覆盖有源层5、源电极6和漏电极7。绝缘层3设置在栅电极1远离衬底基板11的一侧。像素电极4位于绝缘层3远离衬底基板的一侧，像素电极4可以通过过孔与源电极形成电性连接。该实施例中，上拉电极2和栅电极1所在层之间间隔有绝缘层3。
在一些示例中，上拉电极2与像素电极4共层设置且彼此绝缘，上拉电极2的材质可以与像素电极4的材质相同。如此设计，能有效降低工艺的繁琐程度，且不会增加显示基板的厚度。
在一些示例中，栅绝缘层8的材料包括氮化硅、氧化硅或者氮氧化硅中的至少一种，本发明对此不做限定；绝缘层3可以为钝化层，其材料包括氮化硅、氧化硅或者氮氧化硅中的一种或多种，本发明对此不做限定。
在一些示例中，数据线13可以与源漏电极同层形成，上拉电极2与源漏电极之间至少间隔有绝缘层3，能有效避免上拉电极与数据线之间的布线干涉。
进一步地，源电极6、漏电极7以及有源层5在衬底基板11上的正投影与上拉电极2在衬底基板11上的正投影不重合，以降低上拉电极与源漏电极、有源层之间形成耦合电容的风险，避免上拉电极对像素正常显示带来负面影响。并且，在非本行信号输出端gateoutput输出时间，上拉电极和栅电极同为vgl电位，不会对像素的其他电极产生耦合或其他影响。
接下来以hads型液晶显示器为例进行说明。如图7至图10所示，本发明另一实施例提供一种显示基板，包括衬底基板11，衬底基板11的一侧形成有多条平行的的栅线12和多条平行的数据线13，栅线12和数据线13互相绝缘并交叉限定了多个像素单元。其中，栅线12所在的栅金属层还包括栅电极1，栅电极1通过其所在像素单元行的栅线12接收对应的goa单元的栅极驱动信号，从而控制该栅电极1对应的像素单元的薄膜晶体管的开启与关闭。需要说明的是，栅电极1可以是栅线12的一部分，也可以是从栅线12中延伸出的一部分，本发明对此不做限定。
衬底基板11上设有栅电极1的一侧还形成有上拉电极2，上拉电极2与栅电极1异层设置，并且至少通过位于二者之间的绝缘层3互相绝缘。需要说明的是，上拉电极2可以与显示基板的每个像素单元对应设置，也可以仅与显示基板的部分像素单元对应设置，本发明对此不做限定。其中，每行像素单元的上拉电极2与所在像素单元行对应的goa单元的上拉节点电连接。例如，每个像素单元的上拉电极2彼此相连，最后电连接至该像素单元所在行对应的goa单元的上拉节点。
该实施例中，栅电极1与栅线12中的至少一者在衬底基板11上的正投影和上拉电极2在衬底基板11上的正投影具有重叠部分。栅电极1和栅线12中的至少一者与上拉电极2形成的电容可以作为其所在行goa电路的存储电容的部分或全部，从而有效减小goa电路位于非显示区的占用空间，有利于实现窄边框的显示基板。
该实施例中，可进一步优选设置上拉电极在衬底基板上的正投影位于栅电极和/或栅线在衬底基板上的正投影的区域内。相比于上拉电极在衬底基板上的正投影与栅电极和/或栅线在衬底基板上的正投影部分重叠的情形，上拉电极在衬底基板上的正投影位于栅电极和/或栅线在衬底基板上的正投影的区域内时，可以获得更大容量的goa存储电容。
相较于现有技术中将goa电路的存储电容全部形成在非显示区的方案，该实施例能够提供足够的设计空间以形成更大容值的存储电容，在进一步缩减非显示区所占空间的同时，可以降低时钟信号端clk通过晶体管m3耦合到pu点的噪声。另外，在非显示区已设置有goa电路存储电容的前提下，该实施例提供的上拉电极与栅电极和/或栅线形成的电容可以作为非显示区内的goa电路存储电容的补充电容，从而可以在不增加非显示区所占空间的前提下增大goa电路的存储电容，降低时钟信号端clk通过晶体管m3耦合到pu点的噪声。
如图7所示，虚线框示出了其中一个像素单元，像素单元还包括异层设置并且互相绝缘的像素电极4’和透明的公共电极9’。其中，公共电极9’为狭缝电极，公共电极9’位于像素电极4’远离衬底基板11的一侧。像素电极4’可以为狭缝电极也可以为板状电极，本发明对此不做限定。
参考图8至图10，像素单元还包括薄膜晶体管，其包括有源层5、源电极6和漏电极7，其中，有源层5分别与源电极6和漏电极7连接，源电极6与像素电极4’电连接，数据线13与漏电极电连接。应当理解的是，本发明中所使用的薄膜晶体管的源电极、漏电极是对称的，所以其源电极、漏电极可以互换。
本实施例以底栅型薄膜晶体管为例进行说明。其中，有源层5位于栅电极1远离衬底基板11的一侧，并且分别与源电极6和漏电极7连接；栅电极1与有源层5、源电极6和漏电极7通过栅绝缘层8绝缘。绝缘层3设置在有源层5远离衬底基板11的一侧，绝缘层3覆盖源电极6、漏电极7以及有源层5。像素电极4’位于绝缘层3远离衬底基板的一侧，像素电极4可以通过过孔与源电极形成电性连接。
该实施例中，上拉电极2和栅电极1所在层之间间隔有绝缘层3。
该实施例包括但不限于此，例如，薄膜晶体管还可以是顶栅型薄膜晶体管或双栅型薄膜晶体管，对此不做过多赘述。
在一些示例中，上拉电极2与像素电极4共层设置且彼此绝缘，上拉电极2的材质可以与像素电极4的材质相同。如此设计，能有效降低工艺的繁琐程度，且不会增加显示基板的厚度。
在一些示例中，栅绝缘层8的材料包括氮化硅、氧化硅或者氮氧化硅中的至少一种，本发明对此不做限定；绝缘层3可以为有机膜材层，其材料可以包括固态的聚酰亚胺、聚氨酯或聚二甲基硅氧烷中的至少一种，本发明对此不做限定。
在一些示例中，数据线13可以与源漏电极同层形成，上拉电极2与源漏电极之间至少间隔有绝缘层3，能有效避免上拉电极与数据线之间的布线干涉。
进一步地，源电极6、漏电极7以及有源层5在衬底基板11上的正投影与上拉电极2在衬底基板11上的正投影不重合，以降低上拉电极与源漏电极、有源层之间形成耦合电容的风险，避免上拉电极对像素正常显示带来负面影响。并且，在非本行信号输出端gateoutput输出时间，上拉电极和栅电极同为vgl电位，不会对像素的其他电极产生耦合或其他影响。
接下来描述本发明实施例提供的显示基板的制备方法。对于图3至图6示例的显示基板的制备方法包括：
在衬底基板11的一侧形成栅金属层，栅金属层包括栅电极1和栅线12，其中，栅电极1可以是栅线12的一部分，也可以是从栅线12中延伸出的一部分；
在栅电极1远离所述衬底基板11的一侧形成绝缘层3；
在绝缘层3远离所述衬底基板的一侧形成上拉电极2，上拉电极2和其所在行对应的goa单元的上拉节点电连接。
在一些示例中，该制备方法还包括：在衬底基板11设有栅线12的一侧形成公共电极线10以及与公共电极线10相连的公共电极9，其中，公共电极9、公共电极线10与栅金属层同层形成。
在一些示例中，在形成栅金属层之后，形成绝缘层3之前，该制备方法还包括：
在栅电极1远离衬底基板11的一侧形成栅绝缘层8；
在栅绝缘层8远离衬底基板11的一侧形成有源层5；
在有源层5远离衬底基板11的一侧且在有源层5相对的两端形成源电极6和漏电极7。
接着，形成覆盖源电极6、漏电极7和有源层5的绝缘层3，并在绝缘层3上形成露出源电极6的过孔；
在绝缘层3远离衬底基板11的一侧形成同层设置且彼此绝缘的上拉电极2和像素电极4，像素电极4位于公共电极9远离衬底基板11的一侧；
像素电极4经绝缘层3上的过孔与源电极6电连接。
该实施例中，栅电极1与栅线12中的至少一者在衬底基板11上的正投影和上拉电极2在衬底基板11上的正投影具有重叠部分，栅电极1和栅线12中的至少一者与上拉电极2形成的电容可以作为其所在行goa电路的存储电容的部分或全部，从而有效减小goa电路位于非显示区的占用空间，有利于实现窄边框的显示基板。
该实施例中，可进一步优选设置上拉电极在衬底基板上的正投影位于栅电极和/或栅线在衬底基板上的正投影的区域内。相比于上拉电极在衬底基板上的正投影与栅电极和/或栅线在衬底基板上的正投影部分重叠的情形，上拉电极在衬底基板上的正投影位于栅电极和/或栅线在衬底基板上的正投影的区域内时，可以获得更大容量的goa存储电容。
该实施例中，可进一步优选设置源电极6、漏电极7以及有源层5在衬底基板11上的正投影与上拉电极2在衬底基板11上的正投影不重合，以降低上拉电极与源漏电极、有源层之间形成耦合电容的风险，避免上拉电极对像素正常显示带来负面影响。
该实施例中所实现的薄膜晶体管为底栅型薄膜晶体管。当然，也可以通过改变膜层形成的先后顺序形成顶栅型薄膜晶体管，对此不做过多赘述。
对于图7至图10示例的显示基板的制备方法包括：
在衬底基板11的一侧形成栅金属层，栅金属层包括栅电极1和栅线12，其中，栅电极1可以是栅线12的一部分，也可以是从栅线12中延伸出的一部分；
在栅电极1远离所述衬底基板11的一侧形成绝缘层3；
在绝缘层3远离所述衬底基板的一侧形成上拉电极2，上拉电极2和其所在行对应的goa单元的上拉节点电连接。
在一些示例中，在形成栅金属层之后，形成绝缘层3之前，该制备方法还包括：
在栅电极1远离衬底基板11的一侧形成栅绝缘层8；
在栅绝缘层8远离衬底基板11的一侧形成有源层5；
在有源层5远离衬底基板11的一侧且在有源层5相对的两端形成源电极6和漏电极7。
接着，形成覆盖源电极6、漏电极7和有源层5的绝缘层3，并在绝缘层3上形成露出源电极6的过孔；
在绝缘层3之上形成同层设置且彼此绝缘的上拉电极2和像素电极4’，像素电极4经绝缘层3上的过孔与源电极6电连接。
然后，在像素电极4’远离衬底基板11的一侧形成层间绝缘层14；
在层间绝缘层14远离衬底基板11的一侧形成公共电极9’，通过层间绝缘层14将上拉电极2、像素电极4’与公共电极9’绝缘隔开，该层间绝缘层14为钝化层，其材料包括氮化硅、氧化硅或者氮氧化硅中的一种或多种，本发明对此不做限定。
该实施例中，栅电极1与栅线12中的至少一者在所述衬底基板11上的正投影和所述上拉电极2在所述衬底基板11上的正投影具有重叠部分，栅电极1和栅线12中的至少一者与上拉电极2形成的电容可以作为其所在行goa电路的存储电容的部分或全部，从而有效减小goa电路位于非显示区的占用空间，有利于实现窄边框的显示基板。
该实施例中，可进一步优选设置上拉电极在衬底基板上的正投影位于栅电极和/或栅线在衬底基板上的正投影的区域内。相比于上拉电极在衬底基板上的正投影与栅电极和/或栅线在衬底基板上的正投影部分重叠的情形，上拉电极在衬底基板上的正投影位于栅电极和/或栅线在衬底基板上的正投影的区域内时，可以获得更大容量的goa存储电容。
该实施例中，可进一步优选设置源电极6、漏电极7以及有源层5在衬底基板11上的正投影与上拉电极2在衬底基板11上的正投影不重合，以降低上拉电极与源漏电极、有源层之间形成耦合电容的风险，避免上拉电极对像素正常显示带来负面影响。
该实施例中所实现的薄膜晶体管为底栅型薄膜晶体管。当然，也可以通过改变膜层形成的先后顺序形成顶栅型薄膜晶体管，对此不做过多赘述。
本发明实施例还提供一种显示装置，包括上述任一实施例提供的显示基板。该显示装置可以是手机、平板电脑、笔记本电脑、电视机、显示器、数码相机等等。
以上描述仅为本发明的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本发明中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本发明中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
技术特征：
1.一种显示基板，包括衬底基板，所述衬底基板的一侧形成有多条平行的栅线和多条平行的数据线，所述栅线和所述数据线相互绝缘并交叉限定了多个像素单元，其特征在于，还包括：
栅电极，所述栅电极与所述栅线同层形成，通过其所在像素单元行的栅线接收对应的goa单元的栅极驱动信号；
上拉电极，位于所述衬底基板设有所述栅电极的一侧，所述上拉电极与所述栅电极异层设置，所述上拉电极和所述栅电极至少通过位于两者之间的绝缘层互相绝缘，每行像素单元的所述上拉电极与所在像素单元行对应的goa单元的上拉节点电连接；
所述栅电极与所述栅线中的至少一者在所述衬底基板上的正投影和所述上拉电极在所述衬底基板上的正投影具有重叠部分。
2.根据权利要求1所述的显示基板，其特征在于，所述上拉电极在所述衬底基板上的正投影位于所述栅电极和/或所述栅线在所述衬底基板上的正投影的区域内。
3.根据权利要求1所述的显示基板，其特征在于，每个像素单元还包括位于所述绝缘层远离所述衬底基板一侧的像素电极，所述上拉电极与所述像素电极共层设置且彼此绝缘，且所述上拉电极的材质与所述像素电极的材质相同。
4.根据权利要求1所述的显示基板，其特征在于，所述像素单元还包括：
位于所述栅电极远离所述衬底基板一侧的栅绝缘层；
位于所述栅绝缘层远离所述衬底基板一侧的有源层；以及，
与所述有源层分别连接的源电极和漏电极；
所述绝缘层设置在所述有源层远离所述衬底基板的一侧，所述绝缘层覆盖所述源电极、所述漏电极以及所述有源层。
5.根据权利要求1所述的显示基板，其特征在于，所述像素单元还包括：
位于所述栅电极靠近所述衬底基板一侧的有源层；
与所述有源层分别连接的源电极和漏电极；以及，
位于所述栅电极与所述有源层之间的栅绝缘层，所述栅绝缘层覆盖所述有源层、所述源电极和所述漏电极；
所述绝缘层设置在所述栅电极远离所述衬底基板的一侧。
6.根据权利要求4或5所述的显示基板，其特征在于，所述源电极、所述漏电极以及所述有源层在所述衬底基板上的正投影与所述上拉电极在所述衬底基板上的正投影不重合。
7.根据权利要求1-5任一项所述的显示基板，其特征在于，所述绝缘层为钝化层或有机膜层。
8.一种显示装置，其特征在于，包括如权利要求1-7任一项所述的显示基板。
9.一种显示基板的制备方法，其特征在于，包括：
在衬底基板的一侧形成栅金属层，所述栅金属层包括栅电极和栅线；其中，所述栅电极可以是所述栅线的一部分，也可以是从所述栅线中延伸出的一部分；
在所述栅电极远离所述衬底基板的一侧形成绝缘层；
在所述绝缘层远离所述衬底基板的一侧形成上拉电极，所述上拉电极和其所在行对应的goa单元的上拉节点电连接；其中，
所述栅电极与所述栅线中的至少一者在所述衬底基板上的正投影和所述上拉电极在所述衬底基板上的正投影具有重叠部分。
10.根据权利要求8所述的显示基板的制备方法，其特征在于，还包括：在所述绝缘层远离所述衬底基板的一侧形成像素电极，所述上拉电极与所述像素电极同层设置且彼此绝缘。
技术总结
本发明提供一种显示基板、制备方法及显示装置，显示基板包括衬底基板，衬底基板一侧的纵横交错的栅线和数据线交叉限定了多个像素单元，还包括：栅电极，通过其所在像素单元行的栅线接收对应的GOA单元的栅极驱动信号；上拉电极，与其所在像素单元行对应的GOA单元的上拉节点电连接；上拉电极和栅电极之间至少通过绝缘层隔开，栅电极与栅线中的至少一者在衬底基板上的正投影和上拉电极在衬底基板上的正投影具有重叠部分。制备方法适用于制备上述显示基板。本发明在像素区内制作上拉电极，与像素区内的栅电极/栅线形成GOA电路的存储电容的部分或全部，有效减小GOA电路位于非显示区的占用空间，有利于实现窄边框的显示基板。
技术研发人员：杜瑞芳;沈梦;钱海蛟;马小叶
受保护的技术使用者：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
技术研发日：.11.20
技术公布日：.01.24
