作者：DIGITIMES何致中
台积电不仅在晶圆代工技术持续领先，并将搭配最先进封装技术，全力拉开与三星电子(Samsung Electronics)、英特尔(Intel)差距，台积电日前揭露第四代CoWoS(Chip on Wafer on Substrate)封装预计量产，封装业者透露，因应人工智能(AI)时代高效运算(HPC)芯片需求，台积电第五代CoWoS封装技术将问世。封装业者指出，台积电CoWoS封装技术主要锁定核心等级的HPC芯片，并已提供全球GPU、FPGA芯片、国内IC设计龙头、甚至系统厂从晶圆制造绑定先进封装的服务，加上SoIC封装技术齐备，最迟2年内量产，台积电先进封装技术WLSI(Wafer-Level-System-Integration)平台阵容更加坚强。
全球芯片大厂纷看好AI时代对于算力的需求，在摩尔定律放缓的态势下，晶圆级先进封装重要性日增，台积电第四代CoWoS能够提供现行约26mmx32mm倍缩光罩(约830~850平方厘米)的2倍尺寸，来到约1,700平方厘米。
台积电预计推出第五代CoWoS封装，倍缩光罩尺寸更来到现行的3倍，约2,500平方厘米，可乘载更多不同的Chip、更大的Die Size、更多的接脚数，让芯片功能更多元化、提升算力。
台积电的主要目标，并非要与专业委外封测代工厂(OSAT)竞争，而是要拉开与三星、英特尔等竞争者的技术差距。封测业者表示，台积电早已订立旗下先进封装技术WLSI平台，并提出在晶圆级封装技术中，相较InFO、CoWoS更为前段的SoIC、3D Wafer-on-Wafer(WoW)堆叠封装。
业者透露，台积电1~2年内搭配SoIC封装的产品就会商品化，传出国内IC设计业者可望成为WoW封装首波客户，尽管台积电不对相关产品或特定客户进行评论，然台积电内部已经把SoIC正式列入WLSI平台，足见其商品化速度飞快。
台积电WLSI平台包括既有的CoWoS封装、InFO封装，以及针对PM-IC等较低端芯片的扇入型晶圆级封装(Fan-In WLP)，其中，CoWoS协助台积电拿下芯片大厂NVIDIA、超微(AMD)、Google、XilinX、海思等高端HPC芯片订单。
至于InFO主要应用于移动设备应用处理器（AP），巩固苹果(Apple)iPhone AP晶圆代工订单，随着InFO陆续推出衍生型版本，预计将持续切入网通相关领域，以及即将来到的5G时代通讯芯片。
随着半导体先进工艺推进，台积电5纳米、甚至3纳米的蓝图已大致确立，但摩尔定律势必会面临工艺微缩的物理极限，面对AI时代对于芯片算力的要求越来越高，加上集成存储器的异质集成趋势，先进封装的重要性大增，未来台积电将拓展更多先进封装产能，以因应客户需求。
