一、单项选择题
1.假定采用IEEE754单精度浮点数格式表示一个数,则该数的值是【 B】。
A.(+1.125)10×210 11B.(+1.125)10×2
10C.(+0.125)10×2 D.(+0.125)10×2
2. 在16位定点小数补码的表示范围中,最大正小数为【 B 】。
-16-15A. +(1–2) B. +(1–2)
-16 -15C. 2 D. 2
3. 在下列有关补码和移码关系的叙述中,【 B 】是不正确的。
A.相同位数的补码和移码表示具有相同的表数范围
B.零的补码和移码表示相同
C.同一个数的补码和移码表示,其数值部分相同,而符号相反
D.一般用移码表示浮点数的阶,而补码表示定点整数
4.假定一个系统的物理地址空间大小为为512MB,按字节编址,每次读写操作最多可以一次存取32位。则存储器地址寄存器MAR和存储器数据寄存器MDR的位数分别为【 B 】。
A.29,8 B.29,32 C.27,8 D.27,32
5.如果浮点数的尾数用补码表示,则下列【 D 】中的尾数是规格化数形式 。
A..1.11000 B..0.01110
C..0.01010 D..1.00010
6.动态RAM的刷新是以【 B 】为单位进行的。
A.存储单元 B.存储矩阵行
B.存储矩阵列 D.存储芯片
7. 假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校验的字符码是【 D 】。
ABCD11
二、简答题:
1.加法器和ALU的差别是什么?
【答案】:加法器只能实现两个输入的相加运算,而ALU可以实现多种算术逻辑运算。在数据通路中有些地方只需做加法运算,如:指令地址计算时,这时就不需要用ALU,只要用一个加法器即可。
2 说明IEEE 754浮点数格式中的隐蔽位的含义与用法。
答:所谓隐蔽位就是浮点数的规格化的最高数值位。规格化的浮点数其尾数的最高数值位一定是1,所以浮点数在传送与存储过程中,尾数的最高位可以不表示出来,只在计算的时候
才恢复这个隐蔽位。
3.浮点数表示的精度和数值范围取决于什么?
答:在浮点数总位数不变的情况下,阶码位数越多,则尾数位数越少。即:表数范围越大,则精度越差
三.应用题
已知某CPU和存储芯片组成的系统框图如下,其中A15~A0为地址总线, D7~
(2)存贮器总存贮容量为 __12K×8_________ 。
(3)每组实现位扩展需要的芯片数为_____2________ 。
(4)现已实现字扩展的组数为__3_____。
(5)写出每组芯片的地址范围(16进制表示)
起始地址 终止地址
第一组: 8000H 8FFFH
第二组: 9000H 9FFFH
第三组:
第四组: B000H BFFFH
(6)该系统的片选控制采用的是何种译码方式(全译码还是部分译码)___部分译码______。
第二部分
. 某浮点数基值为2,阶符1位,阶码3位,数符1位,尾数7位,
阶码和尾数均用补码表示,尾数采用规格化形式,用十进制数写
出它所能表示的最大正数 ,非0最小正数 ,最大负数 ,最小负数 。
2. 变址寻址和基址寻址的区别是:在基址寻址中,基址寄存器提
供 , 指令提供 ; 而在变址寻址中,变址寄存器提供 ,指令提供 。
3. 影响流水线性能的因素主要反映在和
4. 设机器数字长为16位(含1位符号位)。若1次移位需10ns,一
次加法需10ns,则补码除法需 时间,补码BOOTH算法最多需要 时间。
5. CPU从主存取出一条指令并执行该指令的时间
叫 ,它通常包含若干个 ,而后者又包含若干个 。 组成多级时序系统。
二、名词解释(8分)
1. 微程序控制
2. 存储器带宽
3. RISC
4. 中断隐指令及功能
三、简答(18分)
1. 完整的总线传输周期包括哪几个阶段?简要叙述每个阶段的工作。
2. 设主存容量为1MB,Cache容量为16KB,每字块有16个字,每字32位。
(1)若Cache采用直接相联映像,求出主存地址字段中各段的位数。
(2)若Cache采用四路组相联映像,求出主存地址字段中各段的位数。
3. 某机有五个中断源,按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4,现要求优先顺序改为L3,L2,L4,L0,L1,写出各中断源的屏蔽字。
4. 某机主存容量为4M×16位,且存储字长等于指令字长,若该机的指令系统具备120种操作。操作码位数固定,且具有直接、间接、立即、相对四种寻址方式。
(1)画出一地址指令格式并指出各字段的作用;
(2)该指令直接寻址的最大范围; (3)一次间址的寻址范围;
(4)相对寻址的寻址范围。
四、(6分)
9?设阶码取3位,