CREE第二代SiC MOSFET驱动电路原理图及PCB板设计
电路原理图光耦隔离电路和功率放大电路原理图隔离电源电路原理图PCB layout第一层layout第二层layout（负电层）第三层layout（负电层）第四层layout小技巧MOSFET驱动电路原理图及PCB板设计)
电路原理图
整个驱动电路分为三个部分。
一个是光耦隔离电路，负责把功率侧和逻辑侧隔离开来，防止强电侧电路干扰弱点侧电路。与传统的隔离措施相比，光耦隔离具有体积小、成本低、电磁兼容强的特点。这里选择的光耦隔离芯片是ACPL-4800,隔离电压高达3.75kVRMS。
一个是功率放大电路，负责给SIC开关管的开通与关断提供驱动电流。这里选择的芯片是IXDN-609，输出峰值电流为9A。
最后一个是隔离电源，负责给光耦隔离电路和功率放大电路提供驱动电压，也负责提供SIC的开通关断电压的参考值。这里采用的隔离电源芯片是QA01C，输入为+15V，输出为+20V，0V，-4V
光耦隔离电路和功率放大电路原理图
电路的优点：
1、用二级管将栅极开通关断电阻分开，能够通过实验分别调整开通关断电阻的阻值，获得更好的开通关断波形。
2、R12可以在开关管关断后给栅源电容放电，防止管子击穿。
隔离电源电路原理图
电路的优点：
1、设计QA01C输入滤波电路，增加抗EMI干扰的能力。
2、由于ACPL-4800的供电电压幅值为4.5V-20V，所以需要使用三极管和18V稳压管提供一个17.3V的稳压电源给光耦隔离芯片供电。
3、设计使用4.1V和24V的稳压二极管对输出电压进行钳位，防止开关管在开通关断时产生过大的电压过充。
PCB layout
layout设计的优点：
1、在功率侧和逻辑侧之间开一个狭槽，提升爬电距离，进一步提升隔离性能。
2、为了最小化栅极和源极之间的杂散电感，减少由Ldi/dt引起的振铃，采用四层板设计，将所有的输出元件放在顶层（与开关管栅极相连接），第二层设计为S平面（与开关管源级相连接）。由于S平面和顶层平面的电流方向相反，这样可以使两个平面的回路电感最小化。
3、过孔和层与铺铜的连接方式采用直接连接方式，元器件与层和铺铜难过的连接方式采用花型的连接方式，方便焊接（若直接连接，由于大块铜皮散热太快，容易虚焊）。
第一层layout
第一层无铺铜，只放元器件。
第二层layout（负电层）
第二层左边为隔离电源输入电压平面，右边为源级（S）平面。
第三层layout（负电层）
第三层左边为隔离电源返回电压平面，右边为-4V电压平面。
第四层layout
第四层左边为隔离电源返回电压平面，右边为+20V平面。
小技巧
因为过孔与每一层的连接方式与器件与每一层的连接方式不同，需要新建一条规则，并且把它的优先级设置为最高。具体如下：
新建一个规则，且规则的优先级设为最高
设置所有过孔的连接方式为直接连接。
