MSP430 5xx/6xx系列内部VLO提供10 kHz的典型频率（参数见芯片的特定数据表），无需晶体。VLO为不需要精确时基的应用提供了一个低成本的超低功耗时钟源。
本实例示范如何使用VLO，并将其作为ACLK SMLK MCLK时钟来使用，通过将此三个时钟输出到特定的管脚，便于示波器测量验证。
工程介绍:
MCU型号: MSP430F6736A
编译平台: IAR for MSP430 6.40.1
实验项目: 测试 MCU 内部时钟 VLOCLK (内部极低功率, 低频振荡器, 典型频率为10 kHz) 选择 VLOCLK 作为 ACLK SMCLK MCLK， 并将 ACLK SMCLK MCLK 输出到外部管脚, 以方便测试验证
#include "msp430.h"#include "msp430f6736a.h"// 延时1秒: 延时10000个MCLK时钟周期,因为MCLK=VLOCLK=10kHz#define DELAY_1s __delay_cycles(10000) void main(void){WDTCTL = WDTPW + WDTHOLD; // 禁止看门狗__bic_SR_register(GIE); // 禁止所有中断// 选择 VLOCLK (内部极低功率, 低频振荡器, 典型频率为10 kHz): 作为 ACLK SMCLK MCLKUCSCTL4 = SELA__VLOCLK | SELS__VLOCLK | SELM__VLOCLK;/************************* MCU管脚96 : PJ.0 | SMCLK | TDO包含 SMCLK 外围模块功能* MCU管脚97 : PJ.1 | MCLK | TDI | TCLK 包含 MCLK 外围模块功能* MCU管脚99 : PJ.3 | ACLK | TCK包含 ACLK 外围模块功能* 所以将 PORT J.0 J.1 J.3 的功能选择: 外围模块功能, 所以就可以输出对应的时钟信号* PJ.0 功能选择: SMCLK* PJ.1 功能选择: MCLK* PJ.3 功能选择: ACLK************************/PJSEL = BIT3 | BIT1 | BIT0;PJDIR = 0xff; // PJ输出模式PJOUT = 0xff; // PJ输出0xff// PORT 3 : P3.7 P3.6 P3.5 P3.4用作流水灯输出, 管脚功能:I/O 模式:输出P3SEL = 0;P3DIR = 0xf0;P3OUT = 0xf0;// 流水灯循环间隔时间=1s, 用来指示程序运行状态char LampValue;LampValue = 0x10;while(1){P3OUT = ~LampValue;LampValue = LampValue<<1;if (LampValue == 0x00) LampValue = 0x10;DELAY_1s;}}
