显示器产品辐射发射（RE102）问题整改案例与关键技术仿真分析-深圳市赛盛技术有限公司
全方位全流程电磁兼容工程技术服务与解决方案提供商
首页ꄲ显示器产品辐射发射（RE102）问题整改案例与关键技术仿真分析
显示器产品辐射发射（RE102）问题整改案例与关键技术仿真分析
一、现象描述
1.产品信息
某显示器产品，输入电压：28VDC；对外接口：28VDC，1553B，光纤，离散量，RS422，RS429等。
表1供电特性
表2接口特性
图1显示器接口示意图
2.试验要求
试验标准：GJB 151B-
试验要求：电源线为非屏蔽线，信号线为屏蔽线
表3试验标准
3.问题描述
显示器产品依据GJB 151B-标准测试RE102辐射发射项目，测试结果FAIL，测试布置及数据如下图所示。
图2测试布置图
表4原始测试数据
二、原因分析
1.RE102辐射问题分析
RE102辐射超标问题主要有：低频段11-22 MHz包络、高频段54MHz倍频毛刺，详细情况如下表：
表5RE102超标问题分析列表
采用频谱仪进行初步定位分析，寻找辐射天线与辐射路径，对每根线缆进行测试，包括电源线和信号线，不包括光纤线缆，情况如下：
表6频谱仪定位数据
l初步测试定位结论：
①拉杆天线11-22MHz包络是由电源线缆和离散量线缆辐射；
②双锥天线108MHz是通过屏缝隙泄露，显示屏右下角、左下角缝隙泄露值最大；168.6MHz包络是由离散量线缆辐射。
根据之前测试定位结论，对PCB板电源电路等进行逐个排查，寻找辐射超标问题点的噪声源头，情况如下：
表7测试定位过程数据
l最终测试定位结论：
①14.81MHz包络超标主要是由28V转28V电源模块导致；
②54MHz倍频毛刺由显示屏泄露，将显示屏面调转方向，高频毛刺下降明显；详细检查原理图和PCB设计，发现DVI时钟电路晶振频率为27MHz，PCB表层存在至少4000mil长距离走线。
2.时钟表层走线长度对EMI的影响仿真分析
由上面的分析可知，窄带噪声主要是由于PCB上的时钟电路、时钟信号导致，因此对PCB板的时钟走线的EMI影响进行仿真分析，主要结论如下：
表8时钟表层走线长度对EMI的影响分析
3.总结：
1)毛刺：
DVI时钟电路信号PCB表层走线，显示屏与箱体结构件搭接处有缝隙，导致高频噪声泄露。
2)包络：
①原理图设计不合理：经判断28V->28V电源模块干扰较大，28V->28V输出端口应增加共模电感滤波；28V->28V，28V->5V两电源模块输入端口并行有共模电感滤波，可删掉1个，输入端口可共用1个共模电感滤波；
②布局设计不合理：输入共模电感前后存在交叉干扰；28V->28V，28V->5V两电源模块输出存在交叉干扰；
③布线设计不合理：电源噪声通过完整地平面耦合到对外端口线缆，导致辐射超标。
三、措施与方案
1．两电源模块并行输入共模电感合二为一（28V->28V，28V->5V两电源模块输入端口取电位置相同，从EMC角度看，合二为一对滤波电路插损不影响，同时节省空间有利于单板布局布线优化），在28V->28V电源模块输出增加共模电感滤波（测试定位发现28V->28V电源模块干扰很大，28V->28V为外购电源模块）；
表9两种原理框图对比
2．调整电源板两电源模块布局，使整个大电流走势最顺，输入输出不相互交叉；
表10电源板布局示意图
3．取消地平面铺铜，滤波器、共模电感前后Y电容在单板上分地处理，分别通过螺钉锁至机壳地；
表11电源板铺地&接地处理示意图
4．将母板第二层和倒数第二层设置完整地平面，将时钟信号CLK和高速信号线打过孔移至PCB内层，在地平面边沿每隔100mil打地过孔对内部高速信号和铭感信号进行屏蔽。
四、试验结果
试验结果PASS，测试数据如下图。
表12优化后测试数据
五、经验分享
1．电源板铺地不同于信号板，地平面&接地处理，共模电感下方应掏空处理，共模电感前后Y电容在单板上分地处理，在单板上不建立连接关系，分别通过螺钉就近锁至机壳地；
表13Y电容分地处理示意图
2．电源板布局应使大电流回路最顺，电源模块输入输出不相互交叉，电源模块之间不相互交叉，滤波电路前后不相互交叉并尽量远离；
表14大电流回路示意图
3．输入端子->滤波电路->电源模块->滤波电路->输出端子，应呈一字型布局；
图3滤波电路一字型布局示意图
4．时钟电路信号、高速信号严禁在PCB表层长距离走线，单板应在第二层和倒数第二层设置完整地平面，地平面边沿每隔100mil打地过孔，对时钟信号、高速信号、敏感信号进行屏蔽处理。
图4板边地过孔间距示意图
报告查询
资料下载
在线留言
投诉建议
友情链接
EMC设计整改
EMC体系建设
EMC平台软件
EMC诊断设备
EMC检测认证
EMC技术培训
