于5月14日提交到韩国知识产权局(kipo)的名称为“用于锤刷新操作的刷新控制电路、包括其的存储器装置及其操作方法”的第10--0054686号韩国专利申请通过完整引用包含于此。
示例实施例总体涉及半导体集成电路，更具体地讲，涉及一种用于锤刷新操作的刷新控制电路、包括刷新控制电路的存储器装置及操作存储器装置的方法。
背景技术：
用于存储数据的半导体存储器装置可被分类为易失性存储器装置和非易失性存储器装置。易失性存储器装置(诸如，动态随机存取存储器(dram)装置)通过对存储器单元中的电容器充电或放电来存储数据，并且当断电时丢失存储的数据。非易失性存储器装置(诸如，闪存装置)即使在断电时也能保持存储的数据。易失性存储器装置广泛用作各种设备的主存储器，非易失性存储器装置广泛用于在各种电子装置(例如，计算机、移动装置等)中存储程序代码和/或数据。
在易失性存储器装置中，存储在存储器单元中的单元电荷可能由于泄漏电流(leakagecurrent)而丢失。此外，当字线在激活状态与预充电状态之间频繁转换时(例如，当字线已被集中地或频繁地访问时)，连接到与被频繁访问的字线邻近的字线的存储器单元会受到影响并丢失存储的电荷，可能导致数据丢失。在数据由于电荷的泄漏而丢失之前，可通过再充电来保持存储在存储器单元中的电荷。单元电荷的这种再充电被称为刷新操作，并且在单元电荷大量丢失之前，可重复执行刷新操作。
技术实现要素：
根据示例实施例，一种存储器装置包括：多个存储体、锤地址管理器和刷新控制器。锤地址管理器管理关于所述多个存储体的访问地址，并提供访问地址中的用于锤刷新操作的锤地址，其中，锤地址是比其他访问地址被访问更多的访问地址。刷新控制器基于锤地址生成锤刷新地址信号，其中，锤刷新地址信号表示与对应于锤地址的行物理上邻近的行，使得该行通过锤刷新操作被刷新。
根据示例实施例，一种刷新控制电路包括：访问存储装置、存储装置控制器和刷新控制器。访问存储装置存储关于包括在存储器装置中的多个存储体的访问地址和访问计数值，其中，每个访问计数值表示每个访问地址的访问次数，访问存储装置被所述多个存储体共享。存储装置控制器基于从存储器控制器提供的访问地址信号来控制访问存储装置，并基于存储在访问存储装置中的访问地址和访问计数值，提供访问地址中的锤地址。刷新控制器基于锤地址生成锤刷新地址信号，其中，锤刷新地址信号表示与对应于锤地址的行物理上邻近的行，使得该行被锤刷新操作被刷新。
根据示例实施例，一种操作存储器装置的方法包括：使用被多个存储体共享的访问存储装置，管理关于所述多个存储体的访问地址；提供访问地址中的用于锤刷新操作的锤地址，其中，锤地址是比其他访问地址被访问得更多的访问地址；基于锤地址生成锤刷新地址信号，其中，锤刷新地址信号表示与对应于锤地址的行物理上邻近的行，使得该行通过锤刷新操作被刷新。
附图说明
通过参照附图对示例性实施例进行详细描述，对本领域技术人员而言，特征将变得清楚，其中：
图1示出根据示例实施例的操作存储器装置的方法的流程图。
图2示出根据示例实施例的存储器系统的框图。
图3示出根据示例实施例的存储器装置的框图。
图4示出包括在图3的存储器装置中的锤地址管理器(hammeraddressmanager)的示例实施例的框图。
图5示出包括在图4的锤地址管理器中的访问存储装置的示例实施例的示图。
图6示出包括在图3的存储器装置中的刷新控制器的框图。
图7示出用于描述由于字线耦合(wordlinecoupling)而引起数据丢失的存储器单元阵列的部分的示图。
图8a至图8d示出用于描述通过图4的锤地址管理器进行访问计数的示例实施例的示图。
图9a至图9c示出用于描述通过图4的锤地址管理器的确定锤地址的示例实施例的示图。
图10示出根据示例实施例的存储器装置的框图。
图11a、图11b和图11c示出包括在图10的存储器装置中的刷新控制器的示例操作的时序图。
图12示出根据示例实施例的包括在存储器装置中的锤地址管理器的框图。
图13示出用于描述包括在图12的锤地址管理器中的重定时器的输出时序的调节的示图。
图14a和图14b示出包括在图12的锤地址管理器中的重定时器的操作的示例实施例的时序图。
图15示出根据示例实施例的包括在存储器装置中的锤地址管理器的框图。
图16a和图16b示出用于描述根据示例实施例的存储器装置的操作的示图。
图17和图18示出根据示例实施例的堆叠式存储器装置(stackedmemorydevice)的示图。
图19示出根据示例实施例的移动系统的框图。
具体实施方式
在下文中，将参照示出一些示例实施例的附图更充分地描述各种示例实施例。在附图中，相同的标号始终表示相同的元件。重复的描述可被省略。
图1是根据示例实施例的操作存储器装置的方法的流程图。
参照图1，使用被多个存储体共享的访问存储装置来综合管理关于多个存储体的访问地址(s100)。综合管理的访问地址中的每个可包括一个存储体地址(bankaddress)和一个行地址。换句话说，每个访问地址可对应于存储体地址和行地址的组合。以下将参照图5描述访问存储装置的示例实施例，并且以下将参照图8a至图8d描述管理访问地址的示例实施例。
在访问地址中提供用于锤刷新操作的锤地址，其中，锤地址是被集中访问的地址(例如，行)(s200)。以下将参照图7进一步描述锤地址，并且将参照图9a至图9c描述提供锤地址的示例实施例。
锤刷新地址信号基于锤地址生成，其中，锤刷新地址信号表示与对应于锤地址的行物理上邻近的行(例如，受害行(victimrow)(s300)。频繁的行激活(例如，读取操作)可导致相应的字线(例如，行激活线)中的电压波动，使得可能发生受害行中的电容器的较高的放电率。以下将参照图10至图11c描述生成锤刷新地址信号和锤刷新操作的示例实施例。
由于存储数据的存储器单元的电荷泄漏，易失性存储器装置(诸如，动态随机存取存储器(dram))周期性地执行刷新操作。由于dram的制造工艺的缩减，存储器单元的存储电容减小并且刷新周期被缩短。当dram的存储器容量增加时，因为整个刷新时间增加，所以刷新周期被进一步缩短。
为了补偿由于特定行或锤地址的集中访问而引起的邻近存储器单元的劣化，目标行刷新(trr)方案可被采用，并且存储器内刷新方案(in-memoryrefreshscheme)可用于减少存储器控制器的负担。在trr方案中，存储器控制器完全负责锤刷新操作，在存储器内刷新方案中，存储器装置完全负责锤刷新操作。随着存储器容量的增加和对存储器装置的低功耗的需求的增加，用于存储器内刷新操作的芯片尺寸开销可能很大。
根据示例实施例的刷新控制电路、存储器装置和操作存储器装置的方法可通过使用被多个存储体共享的访问存储装置综合管理关于多个存储体的访问地址，来减小用于锤刷新操作的资源的占用区域并提高锤刷新操作的效率。
图2是示出根据示例实施例的存储器系统的框图。图3是示出根据示例实施例的存储器装置的框图。
参照图2，存储器系统10包括存储器控制器200和存储器装置400。存储器控制器200和存储器装置400包括用于双边通信的各个接口。多个接口可通过用于传送命令cmd、地址addr、时钟信号clk等的控制总线21和用于传送数据data的数据总线22连接。根据存储器装置的一些标准，地址addr可包含在命令cmd中。存储器控制器200可生成用于控制存储器装置400的命令cmd，并且在存储器控制器200的控制下，数据data可被写入到存储器装置400或从存储器装置400被读取。
根据示例实施例，存储器装置400可包括刷新控制器rfcon100和锤地址管理器hmmag300。锤地址管理器300可综合管理关于存储器装置400的多个存储体的访问地址，并提供访问地址中的用于锤刷新操作的锤地址，其中，锤地址是被集中访问的地址。刷新控制器100可基于锤地址生成锤刷新地址信号，其中，锤刷新地址信号表示与对应于锤地址的行物理上邻近的行(例如，受害行)。
参照图3，存储器装置400可包括控制逻辑410、地址寄存器420、存储体控制逻辑430、行选择电路460(或行解码器)、列解码器470、存储器单元阵列480、感测放大器单元485、输入/输出(i/o)选通电路490、数据输入/输出(i/o)缓冲器495、刷新控制器100和锤地址管理器300。如在此使用的，“单元”可表示“电路”。
存储器单元阵列480可包括多个存储体阵列480a～480h。行选择电路460可包括分别结合到存储体阵列480a～480h的多个存储体行选择电路460a～460h。列解码器470可包括分别结合到存储体阵列480a～480h的多个存储体列解码器470a～470h。感测放大器单元485可包括分别结合到存储体阵列480a～480h的多个存储体感测放大器485a～485h。
地址寄存器420可从存储器控制器接收包括存储体地址bank_addr、行地址row_addr和列地址col_addr的地址addr。地址寄存器420可将接收的存储体地址bank_addr提供给存储体控制逻辑430，可将接收的行地址row_addr提供给行选择电路460，并可将接收的列地址col_addr提供给列解码器470。
存储体控制逻辑430可响应于存储体地址bank_addr而生成存储体控制信号。响应于存储体控制信号，存储体行选择电路460a～460h中的与存储体地址bank_addr相应的一个存储体行选择电路可被激活，并且响应于存储体控制信号，存储体列解码器470a～470h中的与存储体地址bank_addr相应的一个存储体列解码器可被激活。
来自地址寄存器420的行地址row_addr可被施加到存储体行选择电路460a～460h。存储体行选择电路460a～460h中的被激活的一个存储体行选择电路可对行地址row_addr进行解码，并且可激活与行地址row_addr相应的字线。例如，激活的存储体行选择电路可将字线驱动电压施加到与行地址row_addr相应的字线。
列解码器470可包括列地址锁存器。列地址锁存器可从地址寄存器420接收列地址col_addr，并可临时存储接收的列地址col_addr。在一些实施例中，在突发模式(burstmode)下，列地址锁存器可生成从接收的列地址col_addr增加的列地址。列地址锁存器可将临时存储的或生成的列地址施加到存储体列解码器470a～470h。
存储体列解码器470a～470h中的被激活的一个存储体列解码器可对列地址col_addr进行解码，并可控制输入/输出选通电路490，以输出与列地址col_addr相应的数据。
i/o选通电路490可包括用于选通输入/输出数据的电路。i/o选通电路490还可包括用于存储从存储体阵列480a～480h输出的数据的读取数据锁存器和用于将数据写入到存储体阵列480a～480h的写入驱动器。
将从存储体阵列480a～480h中的一个存储体阵列读取的数据可由感测放大器485a～485h中的与将被读取数据的一个存储体阵列结合的存储体感测放大器感测，并可被存储在读取数据锁存器中。存储在读取数据锁存器中的数据可经由数据i/o缓冲器495被提供给存储器控制器。将被写入在存储体阵列480a～480h中的一个存储体阵列的数据dq可从存储器控制器被提供给数据i/o缓冲器495。写入驱动器可将数据dq写入在存储体阵列480a～480h中的一个存储体阵列中。
控制逻辑410可控制存储器装置400的操作。例如，控制逻辑410可生成用于存储器装置400的控制信号，以执行写入操作、读取操作或刷新操作。控制逻辑410可基于从图2中的存储器控制器200传送的命令cmd生成内部命令信号(诸如，激活信号(activesignal)iact、预充电信号ipre、刷新信号iref、读取信号ird、写入信号iwr等)。控制逻辑410可包括对从存储器控制器200接收的命令cmd进行解码的命令解码器411和设置存储器装置400的操作模式的模式寄存器412。
尽管图3示出彼此被区分开的控制逻辑410和地址寄存器420，但是控制逻辑410和地址寄存器420可被实现为单个不可分离的电路。此外，尽管图3示出命令cmd和地址addr被提供为有区别的信号，但是命令cmd和地址addr可被提供为由lpddr5标准规定的组合信号。
锤地址管理器300可基于存储体地址bank_addr和行地址row_addr，综合管理关于多个存储体阵列480a～480h的访问地址，并可提供访问地址中的用于锤刷新操作的锤地址hadd，其中，锤地址hadd是被集中访问的地址。刷新控制器100可基于锤地址hadd生成锤刷新地址信号，其中，锤刷新地址信号表示与对应于锤地址hadd的行物理上邻近的行(例如，受害行)。
图4是示出包括在图3的存储器装置中的锤地址管理器的示例实施例的框图。图5是示出包括在图4的锤地址管理器中的访问存储装置的示例实施例的示图。
参照图4，锤地址管理器300可包括访问存储装置320和存储装置控制器340。
访问存储装置320可存储关于被集中或频繁访问的锤地址hadd的信息。在一些示例实施例中，如图5所示，访问存储装置320可包括多个存储单元su1～suk，其中，k是大于1的整数。每个存储单元sui(i＝1～k)可包括用于存储每个访问地址的存储体地址的存储体寄存器bregi、用于存储每个访问地址的行地址的行寄存器rregi以及用于存储每个访问计数值的计数寄存器cregi。
存储装置控制器340可基于从存储器控制器200传送到存储器装置400的访问地址信号，控制访问存储装置320。访问地址信号可包括存储体地址信号bank_addr和行地址信号row_addr。存储装置控制器340可基于访问计数值，确定并提供存储的访问地址中的锤地址hadd。可根据存储器系统不同地确定由存储装置控制器340使用的锤地址hadd的管理方案。
图6是示出包括在图3的存储器装置中的刷新控制器的框图。参照图6，刷新控制器100可包括时序控制器110、刷新计数器120和地址生成器130。
时序控制器110可基于存储器装置400的操作特性，生成表示正常刷新操作的时序的计数器刷新信号cref和表示锤刷新操作的时序的锤刷新信号href。如以下将参照图11a、图11b和图11c所述，时序控制器110可选择性地激活计数器刷新信号cref和锤刷新信号href之一。在一些示例实施例中，如图6所示，时序控制器110可包括在刷新控制器100中。时序控制器110可被省略，并且计数器刷新信号cref和锤刷新信号href可从存储器装置400中的其他控制逻辑提供。
刷新计数器120可响应于计数器刷新信号cref生成计数器刷新地址信号crfadd，其中，计数器刷新地址信号crfadd可表示顺序地改变的地址。例如，每当计数器刷新信号cref被激活时，刷新计数器120可增加计数器刷新地址信号crfadd的值。通过增加计数器刷新地址信号crfadd的值，存储器装置400的存储器单元阵列中的字线可被顺序地选择以用于刷新操作。
地址生成器130可存储从锤地址管理器300提供的锤地址hadd，并可与锤刷新信号href同步地生成锤刷新地址信号hrfadd，其中，锤刷新地址信号hrfadd表示与对应于锤地址hadd的行物理上邻近的行的地址。地址生成器130可包括锤地址存储装置140和映射器150。
锤地址存储装置140可存储从锤地址管理器300提供的锤地址hadd。映射器150可基于从锤地址存储装置140提供的锤地址hadd生成锤刷新地址信号hrfadd。根据示例实施例，锤地址存储装置140可被省略，并且映射器150可直接从锤地址管理器300接收锤地址hadd。如以下将参照图7所述，锤刷新地址信号hrfadd可指示与存储器装置400的对应于锤地址hadd的行物理上邻近的存储器装置400的行的地址。在一些示例实施例中，如以下将参照图11a和图11b所述，映射器150可响应于锤刷新信号href，提供与两个邻近的行中的一个行相应的地址。在其他示例实施例中，如以下将参照图11c所述，映射器150可响应于锤刷新信号href，顺序地提供与两个邻近的行相应的地址。在其他示例实施例中，映射器150可响应于锤刷新信号href，提供与四个邻近的行中的一个行相应的地址或顺序地提供与四个邻近的行相应的地址。
图7是示出用于描述由于字线耦合引起的数据丢失的存储器单元阵列的部分的示图。图7示出存储器单元阵列中的五条字线wls-2、wls-1、wls、wls+1、wls+2、三条位线blp-1、blp、blp+1以及结合到字线wls-2、wls-1、wls、wls+1、wls+2和位线blp-1、blp、blp+1的存储器单元mc。五条字线wls-2、wls-1、wl、wls+1和wls+2在行方向(例如，x方向)上延伸，并沿列方向(例如，y方向)顺序地布置。三条位线blp-1、blp与blp+1在列方向上延伸，并沿行方向顺序地布置。
例如，中间字线wls可对应于已被集中访问的锤地址hadd。将理解，被集中访问的锤字线表示具有相对较高的激活次数和/或具有相对较高的激活频率(例如，大于预定阈值或大于其他访问地址)的字线。每当锤字线(例如，中间字线wls)被访问时，锤字线wls被启用并被预充电，并且锤字线wls的电压电平被改变。字线耦合可导致邻近字线wls-2、wls-1、wls+1和wls+2的电压电平随着锤字线wls的电压电平变化而波动。因此，结合到邻近字线wls-2、wls-1、wls+1和wls+2的存储器单元mc的单元电荷受到影响。随着锤字线wls被更频繁地访问，结合到邻近字线wls-2、wls-1、wls+1和wls+2的存储器单元mc的单元电荷会更快地丢失。
图5中的地址生成器130可提供表示与锤地址hadd的行(例如，中间字线wls)物理上邻近的行(例如，字线wls-1、wls+1、wls-2和wls+2)的地址hrfadda、hrfaddb、hrfaddc和hrfaddd的锤刷新地址信号hrfadd，并且基于(例如，响应于)锤刷新地址信号hrfadd，针对邻近字线wls-1、wls+1、wls-2和wls+2的锤刷新操作可被执行，以减少或可能地防止存储在存储器单元mc中的数据的丢失。可针对与锤字线wls直接邻近的两条字线wls-1和wls+1或者针对包括下一邻近字线wls-2和wls+2的四条字线wls-2、wls-1、wls+1和wls+2执行锤刷新操作。
在下文中，将参照图8a至图9c描述管理用于锤刷新操作的访问地址并提供锤地址的示例实施例。提供图8a至图9c作为用于描述关于多个存储体的访问地址的综合管理的示例，并且具体的操作方案可被不同地实现。
图8a至图8d是用于描述通过图4的锤地址管理器进行访问计数的示例实施例的示图。尽管为了便于说明和描述，图8a至图8d示出访问存储装置320包括四个存储单元su1、su2、su3和su4的示例，但是存储单元的数量可被不同地改变。图8a至图8d示出在激活信号iact的激活时间点ta的访问计数值、存储体地址信号bank_addr的存储体地址和行地址信号row_addr的行地址，以及访问存储装置320在激活信号iact的激活时间点ta之前和之后的状态，其中，激活信号iact的激活时间点ta指示从存储器控制器提供的激活命令的接收时间。
参照图4和图8a，当通过地址信号bank_addr和row_addr提供的输入访问地址(a和ra3)(即，存储体地址a和行地址ra3的组合)对应于存储在访问存储装置320中的访问地址(a，ra2)、(b，ra4)、(a，ra1)和(a，ra3)之一时，存储装置控制器340可将与输入访问地址(a，ra3)相应的访问计数值从22增加1至23。这样，锤地址管理器300可累积访问计数值。
参照图4和图8b，当通过地址信号bank_addr和row_addr提供的输入访问地址(a和ra5)不对应于存储在访问存储装置320中的访问地址(a，ra2)和(b，ra4)之一，并且一些存储单元(例如，su3和su4)已被初始化为重置存储体地址brst和重置行地址rrst时，存储装置控制器340可将输入访问地址(a，ra5)和相应的访问计数值存储在已被初始化的一个存储单元(例如，su3)中。例如，重置地址brst和rrst可对应于预定值(诸如，“0000”、“1111”等)。当重置地址brst和rrst存储在存储单元中时，存储单元可被视为没有存储有效地址的未占用的空间。
参照图4、图8c和图8d，当新的输入访问地址(b，ra5)被访问，同时所有的存储单元su1、su2、su3和su4被访问地址占用时，锤地址管理器300中的存储装置控制器可通过替换存储的访问地址(a，ra1)来存储新的输入访问地址(b，ra5)，其中，访问地址(a，ra1)与访问计数值“47、6、3和22”中的最小访问计数值“3”相应。将理解，“最小访问计数值”表示存储在访问存储装置320中的访问计数值中的最低的访问计数值。在一些示例实施例中，如图8c所示，与被替换的访问地址(a，ra1)相应的访问计数值“3”可被保持，并且新的访问地址(b，ra5)的访问计数值可被存储为“4”。在一些实施例中，如图8d所示，与被替换的访问地址(a，ra1)相应的访问计数值“3”可被初始化为“0”，并且新的访问地址(b，ra5)的访问计数值可被存储为“1”。
图9a至图9c是用于描述通过图4的锤地址管理器确定锤地址的示例实施例的示图。尽管为了便于说明和描述，图9a至图9c示出访问存储装置320包括四个存储单元su1、su2、su3和su4的示例，但是存储单元的数量可被不同地改变。图9a至图9c示出在锤刷新信号href的激活时间点th被确定为锤地址hadd的访问地址，以及访问存储装置320在锤刷新信号href的激活时间点th之前和之后的状态。
参照图4、图9a、图9b和图9c，在锤刷新信号href的激活时间点th，锤地址管理器300中的存储装置控制器340可将存储的访问地址(a，ra2)、(b，ra4)、(a，ra1)和(a，ra3)中的与访问计数值“47、6、3、22”中的最大访问计数值“47”相应的访问地址(a，ra2)确定为锤地址hadd。将理解，“最大访问计数值”表示存储在访问存储装置320中的访问计数值中的最高访问计数值。存储装置控制器340可不将访问计数值与预定阈值比较，而是可基于在锤刷新信号href的激活时间点th时的最大访问计数值来确定锤地址hadd。因此，可将锤地址综合确定为访问地址中的已被访问最多的地址，而不是根据存储器装置的架构基于大于预定阈值的激活数量或频率来确定锤地址。
如图9a和图9b所示，存储装置控制器340可在将锤地址hadd确定为与最大访问计数值“47”相应的访问地址(a，ra2)之后，将最大访问计数值“47”初始化为零，并保持其他的访问计数值“6、3、22”。在一些实施例中，如图9a所示，与最大访问计数值“47”相应的访问地址(a，ra2)可被保持在访问存储装置320中。在一些实施例中，如图9b所示，与最大访问计数值“47”相应的访问地址(a，ra2)可被初始化为重置地址brst和rrst。
如图9c所示，在一些实施例中，存储装置控制器340可在将锤地址hadd确定为与最大访问计数值“47”相应的访问地址(a，ra2)之后，将访问计数值“47、6、3、22”中的最大访问计数值“47”和最小访问计数值“3”初始化为零，并保持其他的访问计数值“6、22”。如图9c所示，与初始化的访问计数值“47、3”相应的访问地址(a，ra2)和(a，ra1)可被保持在访问存储装置320中，或可被初始化为重置地址brst和rrst。
图10是示出根据示例实施例的存储器装置的框图。提供图10以描述综合管理关于多个存储体的访问地址的示例实施例，并且图3中的一些元件在图10中被省略。
参照图10，存储器装置501具有多存储体结构，其中，存储器单元阵列包括多个存储体531、532、533和534。根据示例实施例的刷新控制器101可包括时序控制器111、刷新计数器121和地址生成器130’。地址生成器130’可包括多个子地址生成器131、132、133和134。
时序控制器111可基于刷新信号iref生成被选择性地激活的计数器刷新信号cref和锤刷新信号href。刷新计数器121可响应于计数器刷新信号cref而生成计数器刷新地址信号crfadd，使得计数器刷新地址信号crfadd表示顺序地改变的地址。子地址生成器131、132、133和134可接收从锤地址管理器300提供的锤地址hadd，并生成分别与存储体531、532、533和534(还被示出为存储体bnk1、bnk2、bnk3和bnk4)相应的锤刷新地址信号hrfadd1、hrfadd2、hrfadd3和hrfadd4。计数器刷新信号cref、锤刷新信号href和计数器刷新地址信号crfadd可被共同地提供给存储体531、532、533和534(例如，提供给相应的行选择电路(rsel)541、542、543和544)。在一些示例实施例中，如以下将参照图16a所述，提供给存储体531、532、533和534的锤刷新地址信号hrfadd1、hrfadd2、hrfadd3和hrfadd4可以是相同的。在一些示例实施例中，如以下将参照图16b所述，提供给存储体531、532、533和534的锤刷新地址信号hrfadd1、hrfadd2、hrfadd3和hrfadd4可被独立地确定。
图11a、图11b和图11c是示出包括在图10的存储器装置中的刷新控制器的示例操作的时序图。图11a、图11b和图11c示出针对使用脉冲形状激活的刷新信号iref生成计数器刷新信号cref、锤刷新信号href、计数器刷新地址信号crfadd和锤刷新地址信号hrfadd。刷新信号iref的激活时间点t1～t19之间的间隔可以是规则的或不规则的。
参照图10和图11a，时序控制器111可与刷新信号iref的激活时间点t1～t19中的时间点t1～t4、t6～t10、t12～t16和t18～t19同步地激活计数器刷新信号cref，并可与时间点t5、t11和t17同步地激活锤刷新信号href。尽管图11a示出针对锤刷新信号href的每次激活，计数器刷新信号cref被激活了五次，但是计数器刷新信号cref和锤刷新信号href的激活比率可被改变。
刷新计数器121可与计数器刷新信号cref的激活时间点t1～t4、t6～t10、t12～t16和t18～t19同步地生成表示顺序地改变的地址x+1～x+15的计数器刷新地址信号crfadd。子地址生成器131～134可与锤刷新信号href的激活时间点t5、t11和t17同步地生成锤刷新地址信号hrfadd，其中，锤刷新地址信号hrfadd表示与锤地址hadd的行物理上邻近的行的地址ha、hb和hc。
如图11a所示，子地址生成器131～134可提供与两个邻近行中的一个行相应的地址。例如，地址ha可比在时间点t5的锤地址hadd小1，地址hb可比在时间点t11的锤地址hadd大1。这样，子地址生成器131～134可以可选择地提供相对于在锤刷新信号href的每个激活时间点的锤地址信号的更小的地址或更大的地址。
参照图10和图11b，时序控制器111可与刷新信号iref的激活时间点t1～t19同步地激活计数器刷新信号cref，并可与刷新信号iref被去激活的时间点ta、tb和tc同步地激活锤刷新信号href。尽管图11b示出针对锤刷新信号href的每次激活，计数器刷新信号cref被激活了六次，但是计数器刷新信号cref和锤刷新信号href的激活比率可被改变。
刷新计数器121可与计数器刷新信号cref的激活时间点t1～t19同步地生成表示顺序变化的地址x+1～x18的计数器刷新地址信号crfadd。地址生成器131～134可与锤刷新信号href的激活时间点ta、tb和tc同步地生成锤刷新地址信号hrfadd，其中，锤刷新地址信号hrfadd表示与锤地址hadd的行物理上邻近的行的地址ha、hb和hc。
如图11b所示，子地址生成器131～134可提供与两个邻近行中的一个行相应的地址。例如，地址ha可比在时间点ta的锤地址hadd小1，地址hb可比在时间点tb的锤地址hadd大1。这样，子地址生成器131～134可以可选择地提供相对于在锤刷新信号href的每个激活时间点的锤地址信号hadd更小的地址或更大的地址。
参照图10和图11c，时序控制器111可与刷新信号iref的激活时间点t1～t19中的一些时间点t1～t4、t7～t10、t13～t16和t19同步地激活计数器刷新信号cref，并可与时间点t5、t6、t11、t12、t17和t18同步地激活锤刷新信号href。尽管图11c示出针对锤刷新信号href的每两次激活，计数器刷新信号cref被激活了四次，但是计数器刷新信号cref和锤刷新信号href的激活比率可被改变。
刷新计数器121可与计数器刷新信号cref的激活时间点t1～t4、t7～t10、t13～t16和t19同步地生成表示顺序地改变的地址x+1～x+12的计数器刷新地址信号crfadd。地址生成器130’可与锤刷新信号href的激活时间点t5、t6、t11、t12、t17和t18同步地生成锤刷新地址信号hrfadd，其中，锤刷新地址信号hrfadd表示与锤地址hadd的行物理上邻近的行的地址ha1、ha2、hb1、hb2、hc1和hc2。
如图11c所示，子地址生成器131～134可顺序地提供与两个邻近行相应的地址。例如，地址ha1可比在时间点t5的锤地址hadd小1，地址ha2可比在时间点t6的锤地址hadd大1。这样，子地址生成器131～134可以可选择地提供相对于在锤刷新信号href的每个激活时间点的锤地址信号更小的地址或更大的地址。
图12是示出根据示例实施例的包括在存储器装置中的锤地址管理器的框图。参照图12，锤地址管理器301可包括访问存储装置321、存储装置控制器341、重定时信号生成器361和重定时器381。访问存储装置321和存储装置控制器341与参照图4所述的访问存储装置和存储装置控制器基本相同，并且重复的描述被省略。
重定时器381可锁存包括在访问地址信号bank_addr和row_addr中的访问地址，并调节访问地址的输出时序以将重定时的访问地址信号bank_addr’和row_addr’提供给存储装置控制器341。重定时器381可使用先进先出(fifo)缓冲器实现。重定时信号生成器361可生成表示来自重定时器381的访问地址的输出时序的重定时信号rtm。
重定时器381可响应于表示从存储器控制器提供的激活命令的接收时序的激活信号iact，锁存包括在访问地址信号bank_addr和row_addr中的访问地址。此外，重定时器381可响应于从重定时信号生成器361提供的重定时信号rtm，通过重定时的访问地址信号bank_addr’和row_addr’将访问地址输出到存储装置控制器341。
图13是用于描述包括在图12的锤地址管理器中的重定时器的输出时序的调节的示图。图13示出激活信号iact和重定时信号rtm的激活时间间隔的示例，其中，激活信号iact表示通过重定时器381接收访问地址的时序，重定时信号rtm表示通过重定时器381输出访问地址的时序。在图13中，trrd表示与关于不同存储体的两个连续的激活命令之间的最小时间间隔相应的行到行延迟时间(row-to-rowdelaytime)，trc表示与关于同一存储体的两个连续的激活命令之间的最小时间间隔相应的行地址选通(ras)周期时间或行激活时间(例如，行激活命令和预充电命令之间的最小时钟周期数)，trt表示重定时信号rtm的激活时间间隔(即，重定时器381的输出时间间隔)，tpr表示存储装置控制器341处理一个访问地址的时间间隔。例如，行到行延迟时间trrd可以是几纳秒，ras周期时间trc可以是几十纳秒。
如图13所示，在关于不同存储体的连续访问的情况下，激活信号iact的激活时间间隔作为行到行延迟时间trrd可以相对短。在这种情况下，存储装置控制器341的处理时间tpr可比行到行延迟时间trrd长，因此存储装置控制器341不能处理连续输入的访问地址。重定时信号生成器361可生成重定时信号rtm，其中，重定时信号rtm以比存储装置控制器341的处理时间间隔长的激活时间间隔trt被激活。重定时器381可响应于重定时信号rtm而输出访问地址。因此，重定时器381可调整访问地址的输出时序，使得输出两个连续的访问地址的时间间隔trt比存储装置控制器341处理一个访问地址的时间间隔tpr长。
图14a和图14b是示出包括在图12的锤地址管理器中的重定时器的操作的示例实施例的时序图。图14a示出在访问存储装置被两个存储体a和b共享的情况下的示例实施例，图14b示出在访问存储装置被四个存储体a、b、c和d共享的情况下的示例实施例。
参照图12和图14a，在时间点t11、t12和t13，可从存储器控制器提供关于不同存储体a和b的激活命令acta和actb。重定时器381可响应于表示激活命令acta和actb的接收时序的激活信号iact，锁存包括在访问地址信号bank_addr和row_addr中的访问地址(a，ra1)、(b，ra2)和(a，ra3)。
重定时信号生成器361可生成在时间点t21、t22和t23激活的重定时信号rtm。在一些示例实施例中，重定时信号生成器361可每参考时间间隔trc/2激活重定时信号rtm，其中，参考时间间隔trc/2对应于ras周期时间trc除以共享访问存储装置321的存储体a和b的数量(例如，2)。重定时器381可响应于重定时信号rtm，通过重定时的访问地址信号bank_addr’和row_addr’将访问地址(a，ra1)、(b，ra2)和(a，ra3)输出到存储装置控制器341。
参照图12和图14b，在时间点t11、t12、t13、t14和t15，可从存储器控制器提供关于不同存储体a、b、c和d的激活命令acta、actb、actc和actd。重定时器381可响应于表示激活命令acta、actb、actc和actd的接收时序的激活信号iact，锁存包括在访问地址信号bank_addr和row_addr中的访问地址(a，ra1)、(b，ra2)、(c，ra3)、(d，ra4)和(a，ra5)。
重定时信号生成器361可生成在时间点t21、t22、t23、t24和t25激活的重定时信号rtm。在一些示例实施例中，重定时信号生成器361可每参考时间间隔trc/4激活重定时信号rtm，其中，参考时间间隔trc/4对应于ras周期时间trc除以共享访问存储装置321的存储体a、b、c和d的数量(例如，4)。重定时器381可响应于重定时信号rtm，通过重定时的访问地址信号bank_addr’和row_addr’将访问地址(a，ra1)、(b，ra2)、(c，ra3)、(d，ra4)和(a，ra5)输出到存储装置控制器341。
已参照图14a和图14b描述了访问存储装置被两个存储体或四个存储体共享的示例实施例，但是示例实施例不限于此。换句话说，重定时信号生成器361可每参考时间间隔trc/n激活重定时信号rtm，其中，参考时间间隔trc/n对应于ras周期时间trc除以共享访问存储装置321的存储体的数量n，n是大于1的任意正整数。
图15是示出根据示例实施例的包括在存储器装置中的锤地址管理器的框图。参照图15，锤地址管理器302可包括访问存储装置322和存储装置控制器342。
访问存储装置322可存储关于被集中或频繁访问的锤地址hadd的信息。在一些示例实施例中，访问存储装置322可包括第一子存储装置325和第二子存储装置326。第一子存储装置325可存储关于第一存储体组bgr1的访问地址和访问计数值，其中，第一存储体组bgr1包括包含在存储器装置中的多个存储体中的一些存储体。第二子存储装置326可存储关于第二存储体组bgr2的访问地址和访问计数值，其中，第二存储体组bgr2包括多个存储体中的其他存储体。尽管为了便于说明和描述，图15示出了对应于两个存储体组bgr1和bgr2的配置，但是存储器装置的多个存储体可被分组为三个或更多个存储体组，并且访问存储装置可包括对应于三个或更多个存储体组的三个或更多个子存储装置。
如参照图5所述，子存储装置325和326中的每个可包括多个存储单元su1～suk，以存储访问地址和访问计数值，其中，k是大于1的整数。每个存储单元sui(i＝1～k)可包括用于存储每个访问地址的存储体地址的存储体寄存器bregi，用于存储每个访问地址的行地址的行寄存器rregi，以及用于存储每个访问计数值的计数寄存器cregi。
存储装置控制器342可基于从存储器控制器200传送到存储器装置400的访问地址信号bank_addr和row_addr，控制访问存储装置322。访问地址可包括存储体地址信号bank_addr和行地址信号row_addr。存储装置控制器342可基于存储在第一子存储装置325中的访问地址和访问计数值，确定并提供用于第一存储体组bgr1的锤刷新操作的第一锤地址hadd_bgr1。此外，存储装置控制器342可基于存储在第二子存储装置326中的访问地址和访问计数值，确定并提供用于第二存储体组bgr2的锤刷新操作的第二锤地址hadd_bgr2。
图16a和16b是用于描述根据示例实施例的存储器装置的操作的示图。
参照图10和图16a，可在锤刷新信号href的激活时间点th将表示刷新地址rap的锤刷新地址信号hrfadd共同地提供给存储体531、532、533和534。换句话说，包括在具有与锤刷新地址信号hrfadd相应的地址的行中的存储器单元可在所有存储体531、532、533和534中被同时刷新。
参照图10和图16b，可在锤刷新信号href的激活时间点th，将分别表示刷新地址raa、rab、rac和rad的锤刷新地址信号hrfadd1、hrfadd2、hrfadd3和hrfadd4分别提供给存储体531、532、533和534。换句话说，包括在与各自的锤刷新地址信号hrfadd1、hrfadd2、hrfadd3和hrfadd4相应的各自的存储体531、532、533和534中的具有不同刷新地址raa、rab、rac和rad的行中的存储器单元可被同时刷新。
图17和图18是示出根据示例实施例的堆叠式存储器装置的示图。
参照图17，半导体存储器装置900可包括第一半导体集成电路层la1至第k半导体集成电路层lak，其中，假设最低的第一半导体集成电路层la1是接口或控制芯片，并且假设其他半导体集成电路层la2至lak是包括核存储器芯片的从芯片。从芯片可形成如上所述的多个存储体。
第一半导体集成电路层la1至第k半导体集成电路层lak可通过贯穿基底的过孔tsv(例如，硅通孔)在多个层之间发送和接收信号。作为接口或控制芯片的最低的第一半导体集成电路层la1可通过形成在外表面上的导电结构与外部存储器控制器通信。
第一半导体集成电路层910至第k半导体集成电路层920中的每个可包括存储器区域921和用于驱动存储器区域921的外围电路922。例如，外围电路922可包括用于驱动存储器的字线的行驱动器、用于驱动存储器的位线的列驱动器、用于控制数据的输入输出的数据输入输出电路、用于从外部源接收命令并缓冲命令的命令缓冲器以及用于从外部源接收地址并缓冲地址的地址缓冲器。
第一半导体集成电路层910还可包括控制电路。控制电路可基于来自存储器控制器的命令和地址信号来控制对存储器区域921的访问，并可生成用于访问存储器区域921的控制信号。
对应于从层的半导体集成电路层la2至lak中的每个可包括如上所述的刷新控制电路。刷新控制电路可包括用于综合管理关于多个存储体的访问地址的锤地址管理器。
图18示出示例高带宽存储器(hbm)组织。参照图18，hbm1100可具有多个dram半导体裸片1120、1130、1140和1150的堆叠。堆叠结构的hbm可通过称为通道的多个独立接口来优化。每个dram堆叠件可根据hbm标准支持多达8个通道。图18示出包含4个dram半导体裸片1120、1130、1140和1150的示例堆叠件并且每个dram半导体裸片支持两个通道channel0和channel1。
每个通道提供对单独的dram存储体组的访问。来自一个通道的请求可能无法访问依附不同的通道的数据。通道被独立地计时并且不需要同步。
hbm1100还可包括在堆叠结构的底部的用于提供信号路由和其他功能接口裸片1110或逻辑裸片。dram半导体裸片1120、1130、1140和1150的一些功能可在接口裸片1110中实现。
dram半导体裸片1120、1130、1140和1150中的每个可包括如上所述的刷新控制电路。刷新控制电路可包括用于综合管理关于多个存储体的访问地址的锤地址管理器。
图19是示出根据示例实施例的移动系统的框图。参照图19，移动系统1200包括应用处理器(ap)1210、连接单元1220、易失性存储器装置(vm)1230、非易失性存储器装置(nvm)1240、用户接口1250和电源1260。在一些实施例中，移动系统1200可以是例如移动电话、智能电话、个人数字助理(pda)、便携式多媒体播放器(pmp)、数码相机、音乐播放器、便携式游戏机、导航系统或其他类型的电子装置。
应用处理器1210可执行应用(例如，网络浏览器、游戏应用、视频播放器等)。连接单元1220可与外部装置执行有线通信或无线通信。易失性存储器装置1230可存储由应用处理器1210处理的数据，或者可作为工作存储器进行操作。非易失性存储器装置1240可存储用于启动移动系统1200的启动映像(bootimage)。用户接口1250可包括至少一个输入装置(诸如，小键盘、触摸屏等)和至少一个输出装置(诸如，扬声器、显示装置等)。电源1260可向移动系统1200提供电源电压。
如上所述，存储器装置可包括刷新控制器rfcon100和锤地址管理器hmmag300。锤地址管理器300可综合管理关于多个存储体的访问地址，并提供访问地址中的用于锤刷新操作的锤地址，其中，锤地址是被集中访问的地址。刷新控制器100可基于锤地址生成锤刷新地址信号，其中，锤刷新地址信号表示与对应于锤地址的行物理上邻近的行。根据示例实施例，锤地址管理器300可包括在应用处理器1210的存储器控制器中，并且刷新控制器100可包括在易失性存储器装置1230中。
一个或多个实施例可提供根据示例实施例的刷新控制电路、存储器装置和操作存储器装置的方法，其中，根据示例实施例的刷新控制电路、存储器装置和操作存储器装置的方法通过使用被多个存储体共享的访问存储装置来综合管理关于多个存储体的访问地址，减小用于锤刷新操作的资源的占用区域，并提高锤刷新操作的效率。
在此的实施例可应用于需要刷新操作的任何存储器装置和包括所述存储器装置的系统。例如，本发明构思可应用于以下系统：诸如，内存卡、固态驱动器(ssd)、嵌入式多媒体卡(emmc)、移动电话、智能电话、个人数字助理(pda)、便携式多媒体播放器(pmp)、数码相机、摄像机、个人计算机(pc)、服务器计算机、工作站、膝上型计算机、数字tv、机顶盒、便携式游戏机、导航系统、可穿戴装置、物联网(iot)装置、万物互联(ioe)装置、电子书、虚拟现实(vr)装置、增强现实(ar)装置等。
一些示例实施例可提供能够有效执行锤刷新操作的刷新控制电路和包括刷新控制电路的存储器装置。
按照功能块、单元和/或模块描述并在附图中示出实施例。本领域技术人员将理解，这些块、单元和/或模块由可使用基于半导体的制造技术或其他制造技术形成的电子(或光学)电路(诸如，逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等)来物理地实现。在这些块、单元和/或模块由微处理器或类似物实现的情况下，可使用软件(例如，微码)对它们进行编程，来执行在此讨论的各种功能，并且可通过固件和/或软件来可选择地驱动它们。可选择地，每个块、单元和/或模块可由专用硬件实现，或者被实现为用于执行一些功能的专用硬件和用于执行其他功能的处理器(例如，一个或多个编程的微处理器和相关电路)的组合。此外，在不脱离本公开的范围的情况下，可将实施例的每个块、单元和/或模块在物理上分离成两个或更多个相互作用和分立的块、单元和/或模块。另外，在不脱离本公开的范围的情况下，可将实施例的块、单元和/或模块在物理上组合成更复杂的块、单元和/或模块。
已经在此公开了示例实施例，尽管采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。在一些情况下，除非另外具体指出，否则如本领域普通技术人员在提交本申请时清楚的，结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可在形式和细节上进行各种改变。
技术特征：
1.一种存储器装置，包括：
多个存储体；
锤地址管理器，管理关于所述多个存储体的访问地址，并提供访问地址中的用于锤刷新操作的锤地址，其中，锤地址是比其他访问地址被访问更多的访问地址；
刷新控制器，基于锤地址生成锤刷新地址信号，其中，锤刷新地址信号表示与对应于锤地址的行物理上邻近的行，从而与对应于锤地址的行物理上邻近的行通过锤刷新操作被刷新。
2.根据权利要求1所述的存储器装置，其中，锤地址管理器包括：
访问存储装置，存储关于所述多个存储体的访问地址，其中，访问存储装置被所述多个存储体共享。
3.根据权利要求1所述的存储器装置，其中，每个访问地址对应于存储体地址和行地址的组合。
4.根据权利要求3所述的存储器装置，其中，锤地址管理器包括：
访问存储装置，存储访问地址并存储访问计数值，其中，每个访问计数值表示每个访问地址的访问次数；
存储装置控制器，基于从存储器控制器提供的访问地址信号来控制访问存储装置，并基于存储在访问存储装置中的访问地址和访问计数值提供访问地址中的锤地址。
5.根据权利要求4所述的存储器装置，其中，访问存储装置包括：
多个存储单元，每个存储单元包括：
存储体寄存器，存储每个访问地址的存储体地址；
行寄存器，存储每个访问地址的行地址；
计数寄存器，存储每个访问计数值。
6.根据权利要求4所述的存储器装置，其中，访问存储装置包括：
第一子存储装置，存储关于第一存储体组的访问地址和访问计数值，其中，第一存储体组包括所述多个存储体中的一些存储体；
第二子存储装置，存储关于第二存储体组的访问地址和访问计数值，其中，第二存储体组包括所述多个存储体中的其他存储体。
7.根据权利要求4所述的存储器装置，其中，锤地址管理器还包括：
重定时器，锁存包括在访问地址信号中的访问地址，并调节提供给存储装置控制器的访问地址的输出时序。
8.根据权利要求7所述的存储器装置，其中，重定时器调节访问地址的输出时序，使得输出两个连续的访问地址的时间间隔比存储装置控制器处理一个访问地址的时间间隔长。
9.根据权利要求8所述的存储器装置，其中，重定时器调节访问地址的输出时序，使得输出两个连续的访问地址的时间间隔比参考时间间隔短，其中，参考时间间隔对应于行地址选通周期时间除以共享访问存储装置的存储体的数量，行地址选通周期时间表示关于同一存储体的两个连续的激活命令之间的最小时间间隔。
10.根据权利要求7所述的存储器装置，其中，重定时器是先进先出缓冲器。
11.根据权利要求7所述的存储器装置，其中，重定时器响应于表示从存储器控制器提供的激活命令的接收时序的激活信号，锁存包括在访问地址信号中的访问地址。
12.根据权利要求7所述的存储器装置，其中，重定时器响应于重定时信号而将访问地址输出到存储装置控制器，其中，重定时信号以比存储装置控制器处理一个访问地址的时间间隔长的输出时间间隔被激活。
13.根据权利要求7所述的存储器装置，其中，锤地址管理器还包括：
重定时信号生成器，生成表示来自重定时器的访问地址的输出时序的重定时信号。
14.根据权利要求13所述的存储器装置，其中，重定时信号生成器以参考时间间隔来激活重定时信号，其中，参考时间间隔对应于行地址选通周期时间除以共享访问存储装置的存储体的数量，行地址选通周期时间表示关于同一存储体的两个连续的激活命令之间的最小时间间隔。
15.根据权利要求1所述的存储器装置，其中，刷新控制器包括：
时序控制器，基于存储器装置的操作特性，生成表示锤刷新操作的时序的锤刷新信号；
地址生成器，基于锤刷新信号和锤地址，生成锤刷新地址信号。
16.根据权利要求15所述的存储器装置，其中，包括在所述多个存储体中的对应于锤刷新地址信号的同一行的存储器单元在锤刷新信号的激活时间点被同时刷新。
17.根据权利要求15所述的存储器装置，其中，地址生成器包括：
多个子地址生成器，生成分别对应于所述多个存储体的多个锤刷新地址信号，
其中，包括在所述多个存储体中的分别对应于所述多个锤刷新地址信号的不同行的存储器单元在锤刷新信号的激活时间点被同时刷新。
18.根据权利要求1所述的存储器装置，其中，存储器装置是多个半导体裸片在垂直方向上堆叠的三维半导体存储器装置。
19.一种刷新控制电路，包括：
访问存储装置，存储关于包括在存储器装置中的多个存储体的访问地址并存储访问计数值，其中，每个访问计数值表示每个访问地址的访问次数，访问存储装置被所述多个存储体共享；
存储装置控制器，基于从存储器控制器提供的访问地址信号来控制访问存储装置，并基于存储在访问存储装置中的访问地址和访问计数值，提供访问地址中的锤地址；
刷新控制器，基于锤地址生成锤刷新地址信号，其中，锤刷新地址信号表示与对应于锤地址的行物理上邻近的行，从而与对应于锤地址的行物理上邻近的行通过锤刷新操作被刷新。
20.一种操作存储器装置的方法，包括：
使用被多个存储体共享的访问存储装置，管理关于所述多个存储体的访问地址；
提供访问地址中的用于锤刷新操作的锤地址，其中，锤地址是比其他访问地址被访问更多的访问地址；
基于锤地址生成锤刷新地址信号，其中，锤刷新地址信号表示与对应于锤地址的行物理上邻近的行，从而与对应于锤地址的行物理上邻近的行通过锤刷新操作被刷新。
技术总结
公开一种存储器装置、刷新控制电路和操作存储器装置的方法。所述存储器装置包括：多个存储体、锤地址管理器和刷新控制器。锤地址管理器管理关于所述多个存储体的访问地址，并提供访问地址中的用于锤刷新操作的锤地址，其中，锤地址是比其他访问地址被访问更多的访问地址。刷新控制器基于锤地址生成锤刷新地址信号，其中，锤刷新地址信号对应于与对应于锤地址的行物理上邻近的行，使得与对应于锤地址的行物理上邻近的行通过锤刷新操作被刷新。
技术研发人员：辛薰;金度延;宋镐永;李东洙
受保护的技术使用者：三星电子株式会社
技术研发日：.02.26
技术公布日：.11.22
