本发明涉及集成电路领域，特别是涉及一种电荷泵稳压电路，以及一种存储器。
背景技术：
目前，在对存储单元的读、写、擦等操作的过程中，可以采用NOR FLASH，NOR Flash是一种非易失闪存技术，应用NOR Flash可以提升对存储单元的操作的效率，其可以分为Parallel(并行)NOR Flash和SPI(串行)NOR Flash。
应用SPI NOR FLASH，在对存储单元进行操作的过程时，通常需要高压的电荷泵实现对存储单元的控制，电荷泵的输出电压可以设计成可根据输入参数调控的电压，从而为不同的芯片选择不同的电压。
然而，电荷泵可能连接多个储存单元，多个存储单元的存在会形成较大的寄生电容，而较大的寄生电容会拉高电荷泵的输出电压，主流的电荷泵设计通常采用将拉高的电压回流至电荷泵中，但对于采用二极管分压接法的电荷泵，由于二极管只允许电流由单一方向通过，从而无法将拉高的电压回流至电荷泵中，导致对存储单元的输入电压不稳定，不稳定的输入电压会影响对存储单元的正常操作，如容易造成过写、过擦除等问题。
技术实现要素：
鉴于上述问题，提出了本发明实施例以便提供克服上述问题或者至少部分地解决上述问题的一种电荷泵稳压电路以及存储器。
为了解决上述问题，本发明实施例公开了一种电荷泵稳压电路，包括电荷泵，以及与所述电荷泵连接的存储单元，所述电路还包括：第一MOS管、第二MOS管、偏置电路；
其中，所述第一MOS管串联在所述电荷泵、所述存储单元之间，在所述第一MOS管与所述存储单元之间存在第一支路，所述第二MOS管位于所述第一支路中，所述第二MOS管的栅极与所述偏置电路的输出端相连；
所述偏置电路，用于在对所述存储单元进行操作的过程中，当所述存储单元的输入电压大于第一阈值时，将所述第二MOS管导通，以使所述输入电压通过所述第二MOS管的漏极放电。
优选地，在所述第一MOS管与所述存储单元之间存在第二支路，所述电路还包括位于所述第二支路中的钳位电路，以及与所述钳位电路的输出端连接的第三MOS管；
所述钳位电路，用于在对所述存储单元的操作完成时，将所述输入电压通过所述第三MOS管放电后，固定至第二阈值。
优选地，在所述第一MOS管与所述存储单元之间存在第三支路，所述电路还包括位于所述第三支路中的第四MOS管；
所述第四MOS管，用于在所述输入电压固定至所述第二阈值时，将所述输入电压放电至第三阈值。
优选地，所述第二支路与所述第一支路为同一支路，所述第三MOS管与所述第二MOS管并联。
优选地，所述电路还包括第一使能信号输入端，所述第一使能信号输入端与所述电荷泵相连。
优选地，所述电路还包括与所述第一使能信号输入端连接的反相器，与所述反相器连接的非门电路，以及串联在所述第一MOS管与所述存储单元之间的第五MOS管；
其中，所述第五MOS管的源极与所述第一MOS管的栅极、漏极相连，所述第五MOS管的栅极与所述非门电路相连。
优选地，所述第五MOS管P位于所述第三支路与第一MOS管之间，所述第三支路位于所述第五MOS管与所述第二支路之间，所述第三阈值为零。
优选地，所述电路还包括第二使能信号输入端、第三使能信号输入端、第四使能信号输入端，所述第二使能信号输入端与所述偏置电路相连，所述第三使能信号输入端与所述第三MOS管的栅极相连，所述第四使能信号输入端与所述第四MOS栅极相连。
优选地，所述第二使能信号输入端与所述第一能信号输入端为同一输入端。
本发明实施例公开了一种存储器，所述存储器具有如上所述的电荷泵稳压电路。
本发明实施例包括以下优点：
在本发明实施例中，电荷泵稳压电路可以包括电荷泵、与电荷泵连接的存储单元，以及串联在电荷泵、存储单元之间的第一MOS管，在第一MOS管与存储单元之间存在第一支路，电荷泵稳压电路还可以包括位于第一支路中的第二MOS管，以及与第二MOS管的栅极相连的偏置电路，在对存储单元进行操作的过程中，当存储单元的输入电压大于第一阈值时，偏置电路可以将第二MOS管导通，以使输入电压通过第二MOS管的漏极放电，实现了将由于寄生电容拉高的电压降低，避免了对存储单元的输入电压被干扰而无法使用，保证了输入电压VPPIN的稳定，使得对存储单元的读、写、擦等操作保持正常。
再者，在第一MOS管与存储单元之间存在第二支路，电荷泵稳压电路还可以包括位于第二支路中的钳位电路，以及与钳位电路的输出端连接的第三MOS管，在对存储单元的操作完成时，钳位电路可以将输入电压通过第三MOS管放电后，固定至第二阈值，避免了输入电压直接放电到地而产生的较大电压差，影响到其他信号。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的一种电荷泵稳压电路的示意图；
图2是本发明实施例的一种偏置电路的示意图；
图3是本发明实施例的一种钳位电路的示意图；
图4是本发明实施例的一种使能信号的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参照图1，示出了本发明实施例的一种电荷泵稳压电路的示意图，所述电路可以包括电荷泵101、第一MOS管N1，以及与电荷泵101连接的存储单元102。
当对存储单元102进行操作时，如读、写、擦等操作，可以控制电荷泵101产生较高输出电压VPP，经过第一MOS管N1，减去第一MOS管N1的导通电压，进而形成对存储单元102的输入电压VPPIN，然后采用输入电压VPPIN对存储单元102进行操作。
在一种优选示例中，所述电路还可以包括与第一MOS管N1并联的开关(图中未示出)，通过该开关，电荷泵101可以跳过第一MOS管N1直接将电压输送至存储单元102。
其中，电荷泵101可以是VPPPUMP，即正高压的电荷泵电路，其可以由多级的2倍电源电压电荷泵组成，其内部的FET开关阵列以一定方式控制快速电容器的充电和放电，使输入的电压以一定因数(0.5，2或3)倍增或降低，从而得到所需要的输出电压VPP。
第一MOS管N1可以为采用二极管分压接法的NMOS管，MOS管是金属(metal)—氧化物(oxide)—半导体(semiconductor)场效应晶体管，或者称是金属—绝缘体(insulator)—半导体，第一MOS管N1可以串联在电荷泵101、存储单元102之间，第一MOS管N1的源极与电荷泵101的输出端相连，第一MOS管N1的漏极与存储单元102的输入端相连。
存储单元102可以为应用SPI NOR Flash的存储器，当然也可以为其他类型的存储单元，如嵌入式储存器，且存储单元102可以为多个，由于多个存储单元102的存在，会产生较大的寄生电容，而较大的寄生电容会拉高电荷泵的输出电压VPP，而由于采用二极管分压接法的第一MOS管的存在，其只允许电流由单一方向通过，使得拉高的电压无法回流至电荷泵101，进而导致对存储单元102的输入电压VPPIN不稳定，影响到对存储单元的操作。
其中，寄生电容是指电感、电阻、芯片引脚等在高频情况下表现出来的电容特性，通俗的理解，即本来没有在那个地方设计电容，但由于布线之间总是有互容，互容就好像是寄生在布线之间的一样。
为了避免寄生电容对存储单元102的输入电压VPPIN的影响，所述电路还可以包括：第二MOS管N2、偏置电路103。
作为一种示例，第二MOS管N2可以为NMOS管。
在第一MOS管N1与存储单元102之间存在第一支路，第二MOS管N2可以位于第一支路中，第二MOS管N2的源极通过第一支路与第一MOS管N1与存储单元102相连，第二MOS管N2的漏极可以接地，第二MOS管N2的栅极可以与偏置电路103的输出端相连。
其中，偏置电路103可以用于在对存储单元102进行操作的过程中，当存储单元102的输入电压VPPIN大于第一阈值时，将第二MOS管N2导通，以使输入电压VPPIN通过第二MOS管N2的漏极放电。
需要说明的是，晶体管构成的放大器要做到不失真地将信号电压放大，就必须保证晶体管的发射结正偏、集电结反偏，即应该设置它的工作点，所谓工作点就是通过外部电路的设置使晶体管的基极、发射极和集电极处于所要求的电位(可根据计算获得)，这些外部电路就称为偏置电路。
在具体实现中，在对存储单元102进行操作的过程中，电荷泵101输出电压VPP，形成对存储单元102的输入电压VPPIN，当输入电压VPPIN大于第一阈值时，如大于10V，由于第一MOS管N1的反向截断特性，电荷泵101停止输出电压。
偏置电路103使能，生成偏置电压VREF至第二MOS管N2的栅极，将第二MOS管N2导通，输入电压VPPIN可以经由第一支路，从第二MOS管N2的源极至漏极，放电至地。在输入电压放电至第一阈值时，电荷泵101可以再次通过第一MOS管N1输出电压VPP，形成对存储单元102的输入电压VPPIN，从而保证了输入电压VPPIN的稳定。
在一种优选示例中，偏置电路103可以是自偏置电路，如图2，偏置电路103可以包括MOS管1031、MOS管1032、MOS管1033、MOS管1034以及电阻RS，偏置电路103可以通过偏置电压VREF将第二MOS管N2导通，控制第二MOS管N2形成放电电流。
其中，放电电流的大小可根据实际功耗、寄生电容的大小、放电时间快慢等来确定，在确定放电电流的大小后，通过调节偏置电路103的尺寸和第二MOS管的宽长比等来调节放电电流的大小。
作为一种示例，可以采用如下公式计算第二MOS管的放电电流的大小：
其中，Iout为放电电流，M为第二MOS管的个数(第二MOS管可以由多个MOS管并列组成)，Un为电子的迁移率，Cox为氧化层的单位面积电容，Wn为第二MOS管的栅极宽度，Ln为第二MOS管的栅极长度，Rs为电阻，K为MOS管1033的个数。
需要说明的是，根据计算公式:Q＝C*V，Q＝I*T，T＝C*V/I，Q为电量，C为寄生电容，V为是改变的电压值，I为放电电流的大小，T为放电时间。
可以理解，在相同变化电压下，放电电流越大则放电时间越短，放电时间越短则放电电流会越大，功耗则越大，如果是低功耗产品，则可以选择小放电电流设计，如果是高速度产品，则可以选择大放电电流设计。
在本发明实施例中，电荷泵稳压电路可以包括电荷泵、与电荷泵连接的存储单元，以及串联在电荷泵、存储单元之间的第一MOS管，在第一MOS管与存储单元之间存在第一支路，电荷泵稳压电路还可以包括位于第一支路中的第二MOS管，以及与第二MOS管的栅极相连的偏置电路，在对存储单元进行操作的过程中，当存储单元的输入电压大于第一阈值时，偏置电路可以将第二MOS管导通，以使输入电压通过第二MOS管的漏极放电，实现了将由于寄生电容拉高的电压降低，避免了对存储单元的输入电压被干扰而无法使用，保证了输入电压的稳定，使得对存储单元的读、写、擦等操作保持正常。
在本发明的一种优选实施例中，在第一MOS管N1与存储单元102之间存在第二支路，则电路还可以包括位于第二支路中的钳位电路104，以及与钳位电路104的输出端连接的第三MOS管N3。
其中，第三MOS管N3可以为NMOS管，第三MOS管N3的源极可以与钳位电路104的输出端连接，第三MOS管N3的漏极可以接地。
如图1，第二支路与第一支路可以为同一支路，当然也可以为不同的支路，本发明对此不作限制，当第二支路与第一支路为同一支路，第三MOS管N3可以与第二MOS管N2并联。
钳位电路104是将脉冲信号的某一部分固定在指定电压值上，并保持原波形形状不变的电路，钳位电路104可以由多个二极管分压接法的MOS管组成，如图3，采用二极管分压接法的MOS管1041、1042，其可以用于在对存储单元102的操作完成时，将输入电压VPPIN通过第三MOS管N3放电后，固定至第二阈值。
具体的，在采用输入电压VPPIN对存储单电源102进行读、写、擦等操作完成时，需要对输入电压VPPIN进行放电，为了避免输入电压VPPIN直接放电到地而产生的较大电压差，影响到其他信号，钳位电路104可以先对输入电压VPPIN进行放电，输入电压VPPIN经过第三MOS管N3的漏极放电至第二阈值，如输入电压VPPIN为10V，放电至第二阈值为5V。
在本发明实施例中，通过在第一MOS管与存储单元之间存在第二支路，电荷泵稳压电路还可以包括位于第二支路中的钳位电路，以及与钳位电路的输出端连接的第三MOS管，在对存储单元的操作完成时，钳位电路可以将输入电压通过第三MOS管放电后，固定至第二阈值，避免了输入电压直接放电到地而产生的较大电压差，影响到其他信号。
在本发明一种优选实施例中，在第一MOS管N1与存储单元102之间存在第三支路，所述电路还可以包括位于第三支路中的第四MOS管N4；
作为一种示例，第四MOS管N4可以为NMOS管，第三阈值可以为零。
第四MOS管N4的源极可以通过第三支路连接在第一MOS管与第二支路之间，第四MOS管N4的漏极可以接地，其可以用于在输入电压VPPIN固定至所述第二阈值时，将输入电压VPPIN放电至第三阈值。
具体的，在钳位电路104将输入电压VPPIN放电至第二阈值后，第四MOS管N4可以继续对输入电压VPPIN进行放电至第三阈值，如0V。
在本发明一种优选实施例中，所述电路还可以包括第一使能信号输入端EN1，第一使能信号输入端EN1与电荷泵101相连，通过第一使能信号输入端EN1输出使能信号，如信号1，电荷泵101可以产生输出电压VPP。
在本发明一种优选实施例中，所述电路还可以包括与第一使能信号输入端EN1连接的反相器105，与反相器105连接的非门电路106，以及串联在第一MOS管N1与存储单元102之间的第五MOS管P5；
其中，第五MOS管P5的源极与第一MOS管N1的栅极、漏极相连，第五MOS管P5的栅极与非门电路106相连，第五MOS管P5可以位于第三支路与第一MOS管之间，第三支路可以位于第五MOS管P5与第二支路之间。
作为一种示例，第五MOS管P5可以为PMOS管。
具体的，当第一使能信号输入端EN1发送使能信号时，使能信号经过反相器，再经过非门电路后，将第五MOS管P5导通，进而将第一MOS管N1导通，电荷泵101产生输出电压VPP，经过第一MOS管N1、第五MOS管P5传送至存储单元102。
需要说明的是，本领域技术人员还可以采用除了如图1中反相器105、非门电路106之外的方式来控制使能信号的输入，图1所述的电路仅作为本发明的一种示例，并不作为限制。
在本发明一种优选实施例中，所述电路还可以包括第二使能信号输入端EN2，第二使能信号输入端EN2与偏置电路103相连，通过第二使能信号输入端EN2输出使能信号，偏置电路103可以产生偏置电压VREF，进而将第二MOS管导通，使得输入电压VPPIN可以通过第二MOS管N2的漏极放电。
在一种优选示例中，第二使能信号输入端EN2与第一能信号输入端EN1可以为同一输入端，即两者的输入信号相同，当第二使能信号输入端EN2与第一能信号输入端EN1为同一输入端时，在第二使能信号输入端EN2与偏置电路103之间可以设置一个开关SW，用于控制偏置电路103的开关。
在本发明一种优选实施例中，所述电路还可以包括第三使能信号输入端EN3，第三使能信号输入端EN3与第三MOS管N3的栅极相连，通过第三使能信号输入端EN3输出使能信号，将第三MOS管N3导通，进而使得钳位电路104可以通过第三MOS管N4的漏极，将输入电压VPPIN放电至第二阈值。
在本发明一种优选实施例中，所述电路还可以包括第四使能信号输入端EN4，第四使能信号输入端EN4与第四MOS栅极N4相连，通过第四使能信号输入端EN4输出使能信号，将第四MOS管N4导通，进而使得输入电压VPPIN可以通过第四MOS管N4的漏极放电至第三阈值，如放电至地。
需要说明的是，如图4，在电路工作时，第一使能信号输入端EN1、第二使能信号输入端EN2、第三使能信号输入端EN3、第四使能信号输入端EN4可以依次输出使能信号，如EN＝1，在电路不工作时同时停止输出使能信号，如EN＝0。
例如，在电路开始工作时，第一使能信号输入端EN1、第二使能信号输入端EN2＝1，电荷泵101、偏置电路103开始工作，形成稳定的输入电压VPPIN，如10V，对存储单元102进行操作。
当对存储单元102的操作完成时，需要对输入电压VPPIN进行放电时，设置第一使能信号输入端EN1、第二使能信号输入端EN2＝0，且设置第三使能信号输入端EN3＝1，输入电压VPPIN被钳位电路放电至第二预置，如5V，然后设置第三使能信号输入端EN3＝0，且设置第四使能信号输入端EN4＝1，放电至第二预置的输入电压VPPIN通过第四MOS管N4放电至第三阈值，如0V。
本发明实施例还公开了一种存储器，所述存储器可以具有如上所述的电荷泵稳压电路。
在本发明实施例中，电荷泵稳压电路可以包括电荷泵、与电荷泵连接的存储单元，以及串联在电荷泵、存储单元之间的第一MOS管，在第一MOS管与存储单元之间存在第一支路，电荷泵稳压电路还可以包括位于第一支路中的第二MOS管，以及与第二MOS管的栅极相连的偏置电路，在对存储单元进行操作的过程中，当存储单元的输入电压大于第一阈值时，偏置电路可以将第二MOS管导通，以使输入电压通过第二MOS管的漏极放电，实现了将由于寄生电容拉高的电压降低，避免了对存储单元的输入电压被干扰而无法使用，保证了输入电压VPPIN的稳定，使得对存储单元的读、写、擦等操作保持正常。
再者，在第一MOS管与存储单元之间存在第二支路，电荷泵稳压电路还可以包括位于第二支路中的钳位电路，以及与钳位电路的输出端连接的第三MOS管，在对存储单元的操作完成时，钳位电路可以将输入电压通过第三MOS管放电后，固定至第二阈值，避免了输入电压直接放电到地而产生的较大电压差，影响到其他信号。
在本发明实施例中，电荷泵稳压电路可以包括电荷泵、与电荷泵连接的存储单元，以及串联在电荷泵、存储单元之间的第一MOS管，在第一MOS管与存储单元之间存在第一支路，电荷泵稳压电路还可以包括位于第一支路中的第二MOS管，以及与第二MOS管的栅极相连的偏置电路，在对存储单元进行操作的过程中，当存储单元的输入电压大于第一阈值时，偏置电路可以将第二MOS管导通，以使输入电压通过第二MOS管的漏极放电，实现了将由于寄生电容拉高的电压降低，避免了对存储单元的输入电压被干扰而无法使用，保证了输入电压VPPIN的稳定，使得对存储单元的读、写、擦等操作保持正常。
再者，在第一MOS管与存储单元之间存在第二支路，电荷泵稳压电路还可以包括位于第二支路中的钳位电路，以及与钳位电路的输出端连接的第三MOS管，在对存储单元的操作完成时，钳位电路可以将输入电压通过第三MOS管放电后，固定至第二阈值，避免了输入电压直接放电到地而产生的较大电压差，影响到其他信号。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种电荷泵稳压电路以及存储器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
技术特征：
1.一种电荷泵稳压电路，包括电荷泵，以及与所述电荷泵连接的存储单元，其特征在于，所述电路还包括：第一MOS管、第二MOS管、偏置电路；
其中，所述第一MOS管串联在所述电荷泵、所述存储单元之间，在所述第一MOS管与所述存储单元之间存在第一支路，所述第二MOS管位于所述第一支路中，所述第二MOS管的栅极与所述偏置电路的输出端相连；
所述偏置电路，用于在对所述存储单元进行操作的过程中，当所述存储单元的输入电压大于第一阈值时，将所述第二MOS管导通，以使所述输入电压通过所述第二MOS管的漏极放电。
2.根据权利要求1所述的电路，其特征在于，在所述第一MOS管与所述存储单元之间存在第二支路，所述电路还包括位于所述第二支路中的钳位电路，以及与所述钳位电路的输出端连接的第三MOS管；
所述钳位电路，用于在对所述存储单元的操作完成时，将所述输入电压通过所述第三MOS管放电后，固定至第二阈值。
3.根据权利要求2所述的电路，其特征在于，在所述第一MOS管与所述存储单元之间存在第三支路，所述电路还包括位于所述第三支路中的第四MOS管；
所述第四MOS管，用于在所述输入电压固定至所述第二阈值时，将所述输入电压放电至第三阈值。
4.根据权利要求2或3所述的电路，其特征在于，所述第二支路与所述第一支路为同一支路，所述第三MOS管与所述第二MOS管并联。
5.根据权利要求4所述的电路，其特征在于，所述电路还包括第一使能信号输入端，所述第一使能信号输入端与所述电荷泵相连。
6.根据权利要求5所述的电路，其特征在于，所述电路还包括与所述第一使能信号输入端连接的反相器，与所述反相器连接的非门电路，以及串联在所述第一MOS管与所述存储单元之间的第五MOS管；
其中，所述第五MOS管的源极与所述第一MOS管的栅极、漏极相连，所述第五MOS管的栅极与所述非门电路相连。
7.根据权利要求6所述的电路，其特征在于，所述第五MOS管P位于所述第三支路与第一MOS管之间，所述第三支路位于所述第五MOS管与所述第二支路之间，所述第三阈值为零。
8.根据权利要求5或6或7所述的电路，其特征在于，所述电路还包括第二使能信号输入端、第三使能信号输入端、第四使能信号输入端，所述第二使能信号输入端与所述偏置电路相连，所述第三使能信号输入端与所述第三MOS管的栅极相连，所述第四使能信号输入端与所述第四MOS栅极相连。
9.根据权利要求8所述的电路，其特征在于，所述第二使能信号输入端与所述第一能信号输入端为同一输入端。
10.一种存储器，其特征在于，所述存储器具有权利要求1-9中任一项所述的电荷泵稳压电路。
技术总结
本发明实施例提供了一种电荷泵稳压电路以及存储器，所述电荷泵稳压电路包括电荷泵，以及与电荷泵连接的存储单元，还包括：第一MOS管、第二MOS管、偏置电路；其中，第一MOS管串联在电荷泵、存储单元之间，在第一MOS管与存储单元之间存在第一支路，第二MOS管位于第一支路中，第二MOS管的栅极与偏置电路的输出端相连；偏置电路，用于在对所述存储单元进行操作的过程中，当存储单元的输入电压大于第一阈值时，将第二MOS管导通，以使输入电压通过第二MOS管的漏极放电。通过本发明实施例，实现了将由于寄生电容拉高的电压降低，避免了对存储单元的输入电压被干扰而无法使用，保证了输入电压VPPIN的稳定，使得对存储单元的读、写、擦等操作保持正常。
技术研发人员：刘晓庆;胡俊;舒清明
受保护的技术使用者：北京兆易创新科技股份有限公司;合肥格易集成电路有限公司
技术研发日：.09.04
技术公布日：.03.05
