本发明涉及电荷泵，尤其涉及通过数字控制信号对电荷泵进行调控。
背景技术：
现有电荷泵根据时钟输入生成输出电压，以实现升压。随后，电荷泵的输出反馈给差分放大器，以供其将电荷泵输出与参考电压相比较后，生成比较信号。当电荷泵输出小于参考电压时，通过增大时钟周期频率，对电荷泵进行充电。当电荷泵输出大于参考电压时，通过降低时钟周期频率或停止输入时钟，使电荷泵放电。
由此可见，该时钟的电压控制为模拟控制。如果可以生成数字控制信号，则可以实现对该电荷泵系统的更大程度或甚至完全的芯片控制。
技术实现要素：
有鉴于此，本发明提供一种用于生成对电荷泵进行控制的数字控制信号的方法和电路。
根据本发明一种例示实施方式的电荷泵系统包括：差分放大器，用于接收反馈电压和参考电压，并根据该反馈电压和参考电压之差，生成输出信号；电荷泵，用于根据所述输出信号生成一输出电压，该输出电压随后作为所述反馈电压输入所述差分放大器；汲流源，包括金属-氧化物半导体场效应晶体管，该金属-氧化物半导体场效应晶体管连接于所述电荷泵的输出与接地端之间；连于电源和接地端之间且用于生成数字信号的第一对共源共栅晶体管；以及反相器，用于根据所述输出信号，将所述数字信号反向，以生成第一数字信号，该第一数字信号输入所述汲流源的栅极，其中，当所述反馈电压高于所述参考电压时，生成所述第一数字信号并导通所述汲流源；当所述反馈电压低于所述参考电压时，不生成所述第一数字信号并关闭所述汲流源。所述第一对共源共栅晶体管包括：pmos，其源极与所述电源相连，栅极与所述差分放大器的输出信号相连；以及nmos，其漏极与所述pmos的漏极相连，源极接地，栅极与恒定偏压相连。所述反相器与所述pmos的漏极相连。
所述电荷泵系统还包括串联连接于所述电源和接地端之间的第二对共源共栅晶体管，包括：pmos，其栅极与所述差分放大器的输出信号相连，源极与所述电源相连；以及nmos，其源极与所述pmos的漏极相连，漏极接地，栅极与其源极相连，其中，所述pmos的漏极根据所述输出信号生成模拟信号，并将该模拟信号输入所述振荡电路。
所述电荷泵系统还包括与所述电荷泵的输出相连的分压器，用于根据该电荷泵的输出生成分压，并将该分压作为所述反馈电压输入所述差分放大器。
所述电荷泵系统还包括：电流源，包括晶体管，为所述差分放大器提供偏置电流，所述晶体管的栅极用于接收所述恒定偏压；以及连于所述电源和接地端之间的第三对共源共栅晶体管，用于为所述电流源和所述第一对共源共栅晶体管中的nmos生成所述恒定偏压。
所述电荷泵系统还包括：脉冲发生器，用于接收所述第一数字信号并生成数字脉冲；以及锁存器，用于接收所述数字脉冲，并根据该数字脉冲的第一上升沿，将第二数字信号锁存至高逻辑电平，该第二数字信号表示所述电荷泵已充电至第一预设电平。当该锁存器接收复位信号时，所述第二数字信号将复位至低逻辑电平。
根据本发明一种例示实施方式的数字控制信号生成方法包括：接收反馈电压和参考电压，并根据该反馈电压和参考电压之差，生成输出信号；由电荷泵根据所述输出信号生成输出电压；将该输出电压用作所述反馈电压；由第一对共源共栅晶体管根据所述输出信号生成数字信号；将所述数字信号反向，以生成第一数字信号；以及并将该第一数字信号输入与所述电荷泵相连的汲流源。所述第一对共源共栅晶体管包括：与所述输出信号相连的pmos；以及与恒定偏压相连的nmos。当所述反馈电压高于所述参考电压时，生成所述第一数字信号并导通所述汲流源；当所述反馈电压低于所述参考电压时，不生成所述第一数字信号并关闭所述汲流源。
根据所述输出信号产生一定频率的时钟脉冲的步骤包括：由第二对共源共栅晶体管根据所述输出信号生成模拟信号，其中所述第二对共源共栅晶体管连于所述电源和接地端之间。该时钟脉冲根据所述模拟信号生成。
将所述输出电压用作所述反馈电压的步骤包括：根据所述输出电压生成分压，并将该分压用作所述反馈电压。
所述方法还包括：根据所述第一数字信号，生成数字脉冲；根据该数字脉冲的第一上升沿，将第二数字信号锁存至高逻辑电平，该第二数字信号表示所述电荷泵已充电至第一预设电平，以及接收用于将所述第二数字信号复位至低逻辑电平的复位信号。
根据本发明一种例示实施方式的控制电路，用于根据输入电压决定输出模拟控制信号或是数字控制信号，所述控制电路包括：连于电源和接地端之间的第一对共源共栅晶体管以及第二对共源共栅晶体管，所述第一对共源共栅晶体管包括一pmos以及一nmos：其中所述第一对共源共栅晶体管中的所述pmos的源极与所述电源相连，所述第一对共源共栅晶体管中的所述pmos的栅极与所述输入电压相连，所述第一对共源共栅晶体管中的所述pmos的漏极作为第一输出端，用于输出数字信号；以及所述第一对共源共栅晶体管中的所述nmos的漏极与所述第一对共源共栅晶体管中的所述pmos的漏极相连，所述第一对共源共栅晶体管中的所述nmos的源极接地，所述第一对共源共栅晶体管中的所述nmos的栅极与一恒定偏压相连，所述第二对共源共栅晶体管包括一pmos以及一nmos：其中所述第二对共源共栅晶体管中的所述pmos的栅极与所述输入电压相连，所述第二对共源共栅晶体管中的所述pmos的源极与所述电源相连，所述第二对共源共栅晶体管中的所述pmos的漏极作为第二输出端，用于输出模拟信号；以及所述第二对共源共栅晶体管中的所述nmos的漏极与所述第二对共源共栅晶体管中的所述pmos的漏极相连，所述第二对共源共栅晶体管中的所述nmos的源极接地，所述第二对共源共栅晶体管中的所述nmos的栅极与所述第二对共源共栅晶体管中的所述nmos的漏极相连。
对于本领域普通技术人员而言，毋庸置疑的是，通过阅读下文中对附图所示优选实施方式的具体描述，本发明的上述和其他目的将变得容易理解。
附图说明
图1所示为根据本发明一种例示实施方式的电荷泵系统。
图2a所示为图1中各信号电压随时间的变化。
图2b所示为用于控制所述电荷泵的时钟脉冲与模拟控制信号之间的关系。
具体实施方式
本发明提供可由现有差分放大器电路生成的数字控制信号，其目的在于实现汲出电流的切断控制。如果能够将电荷泵控制为汲出更多电流，则可以降低电荷泵的输出，从而实现比单凭控制时钟频率这一做法更快的输出控制。此外，如果汲流源(currentsink)可以切断，则电荷泵能够更加快速地充电，从而节省能量和功率。
参考图1，该图所示为根据本发明一种例示实施方式的电荷泵系统100。电荷泵系统100包括差分放大器110，该放大器的正向输入端与反馈电压(fb)相连，该放大器的反向输入端与参考电压(refv)相连。差分放大器110的输出为信号plus_higher，该信号输入至连于电源vcc和接地n型晶体管之间的p型晶体管。差分放大器110包括电流源，该电流源包括晶体管(如图1所示)，为差分放大器110提供偏置，该晶体管的栅极由连于vcc和接地端之间的两个共源共栅晶体管偏置。
所述p型晶体管接收信号plus_higher后，在其漏极生成模拟信号to_ng。信号plus_higher正比于电荷泵140的输出。当该信号升高时，p沟道的导电性将下降。nmos的漏极连接到栅极，因此nmos相当于二极管，其中，当电阻增大时，模拟信号to_ng降低。该信号输入至振荡电路130(vsoc)后，该电路根据模拟信号to_ng生成一定频率的时钟脉冲。该时钟脉冲输入至电荷泵140后，该电荷泵根据该时钟脉冲的频率生成输出电压vppi，而该输出电压vppi经分压器120反馈至上述差分放大器。
除了电荷泵系统100的标准模拟控制之外，本发明还提供用于生成数字控制信号的比较器电路。差分放大器110的输出plus_higher还输入至晶体管p0的栅极，该晶体管的源极与vcc相连，漏极与n型晶体管n0相连，而且还具有作为非门(反相器)的逻辑门150。n0的栅极由上述共源共栅晶体管所生成的信号nbias偏置。因此，n0实现固定，而p0具有高阻抗。如此，微小的电阻变化将使得p0发生较大变化，从而使得输出变为数字信号。
反相器150用于应来自p0的输入而生成数字信号。需要注意的是，该数字信号根据差分放大器110的输出生成。如背景技术所述，当电荷泵140的输出vppi小于参考电压时，将生成模拟信号。此时，反相器150的输出为逻辑“0”。当输出vppi大于参考电压时，不生成模拟信号to_ng。此时，反相器150输出为逻辑“1”。也就是说，仅在当vppi大于参考电压时，反相器150才生成数字信号“ramped”。
该数字信号“ramped”与汲流晶体管的栅极相连，该汲流晶体管的漏极与电荷泵140的输出端相连，该汲流晶体管的源极与接地端相连。所述数字信号“ramped”还与脉冲发生器160相连，该脉冲发生器根据反相器150的输出生成数字脉冲“pls”。该数字脉冲输入至锁存器170，该锁存器还进一步接收输入的复位信号，并生成信号“ramp_done”。
当电荷泵140的输出大于参考电压，即当差分放大器110未生成信号plus_higher时，信号“ramped”将导通所述汲流源，从而以比仅靠改变电荷泵140时钟输入的时钟频率这一做法更为有效地且快速地降低电荷泵输出。类似地，当电荷泵140的输出小于参考电压，即当差分放大器110生成信号plus_higher时，信号“ramped”将不会生成，从而将所述汲流源切断。如此，将不会有电流从电荷泵输出中汲出，从而实现节省功率和电荷泵强度的目的。
此外，信号“ramped”还由锁存器170锁存，以在当电荷泵升压至极限值或调控点时，生成信号ramp_done。通过生成ramp_done，可以使得整个系统了解上述结果。
参考图2a，该图所示为图1中各信号随时间的变化方式。图中所示信号分别为：vppi(电荷泵输出)；参考电压refv；反馈电压fb；数字信号“ramped”；脉冲发生器生成的数字脉冲pls；以及数字信号ramp_done。如图所示，“ramped”为一种从零开始升高的单位信号，而脉冲pls为上升沿与“ramped”的上升沿对应的波形脉冲。也就是说，当“ramped”升高时，脉冲pls也随即升高。然而，当信号“ramped”保持高电平时，脉冲pls复位至原有电平。由于脉冲pls的首个上升沿使得锁存器170发生锁存效应，因此ramp_done一直保持高电位，直至被复位信号(图2a中未示出)复位。同时使用由所述数字脉冲控制的锁存器170，可使得“ramped”和ramp_done的电平不会同时下降。
如上所述，信号“ramped”可同时对汲流源和锁存器进行控制，以生成信号“ramp_done”。ramp_done可向电荷泵系统100表明电荷泵升压已完成，即电荷泵输出已达到调控水平。因此，ramp_done信号对于整个电路/系统的控制而言非常重要。举例而言，当对存储单元进行编程操作时，必须确保电荷泵已充分充电，并且已经达到稳定的调控水平。再例如，当电荷泵必须提供大量的电荷时，可利用时钟频率使其达到调控水平。此时，一旦生成信号ramp_done，即可降低电荷泵的充电速度。
因此，本发明提供了一种能够有效控制电荷泵系统的数字控制信号。
本领域技术人员容易理解的是，在本发明技术内容范围内，还可对上述装置和方法做出各种修饰和变化。因此，以上公开内容应理解为仅由所附权利要求的范围和界限界定。
技术特征：
1.一种电荷泵系统，用于根据电荷泵的输出生成数字控制信号，其特征在于，所述电荷泵系统包括：
一差分放大器，用于接收一反馈电压和一参考电压，并根据所述反馈电压和所述参考电压之间的差值，生成一输出信号；
一电荷泵，用于根据所述输出信号生成一输出电压，所述输出电压作为所述反馈电压输入至所述差分放大器；
一汲流源，包括一金属-氧化物半导体场效应晶体管，其中所述金属-氧化物半导体场效应晶体管连接于所述电荷泵的所述输出与接地端之间；
第一对共源共栅晶体管，连于电源和接地端之间，用于生成数字信号，所述第一对共源共栅晶体管包括：
一pmos，所述第一对共源共栅晶体管中的所述pmos的源极与所述电源相连，所述第一对共源共栅晶体管中的所述pmos的栅极与所述差分放大器的所述输出信号相连；以及
一nmos，所述第一对共源共栅晶体管中的所述nmos的漏极与所述第一对共源共栅晶体管中的所述pmos的漏极相连，所述第一对共源共栅晶体管中的所述nmos的源极接地，所述第一对共源共栅晶体管中的所述nmos的栅极与一恒定偏压相连；以及
一反相器，与所述第一对共源共栅晶体管中的所述pmos的所述漏极相连，用于根据所述输出信号将所述数字信号反向，以生成第一数字信号，其中，所述第一数字信号输入至所述汲流源的栅极，其中，当所述反馈电压高于所述参考电压时，生成所述第一数字信号并导通所述汲流源；当所述反馈电压低于所述参考电压时，不生成所述第一数字信号并关闭所述汲流源。
2.如权利要求1所述的电荷泵系统，还包括一振荡电路，用于根据所述输出信号，生成一定频率的时钟脉冲；所述电荷泵用于接收所述时钟脉冲，并生成所述输出电压。
3.如权利要求2所述的电荷泵系统，还包括连于所述电源和接地端之间的第二对共源共栅晶体管，其特征在于，包括：
一pmos，所述第二对共源共栅晶体管中的所述pmos的栅极与所述差分放大器的所述输出信号相连，所述第二对共源共栅晶体管中的所述pmos的源极与所述电源相连；以及
一nmos，所述第二对共源共栅晶体管中的所述nmos的漏极与所述第二对共源共栅晶体管中的所述pmos的漏极相连，所述第二对共源共栅晶体管中的所述nmos的源极接地，所述第二对共源共栅晶体管中的所述nmos的栅极与所述第二对共源共栅晶体管中的所述nmos的漏极相连，
其中，所述第二对共源共栅晶体管中的所述pmos的所述漏极根据所述输出信号生成一模拟信号，并将所述模拟信号输入至所述振荡电路。
4.如权利要求1所述的电荷泵系统，其特征在于，还包括：
一电流源，包括一晶体管，为所述差分放大器提供偏置电流，所述晶体管的栅极用于接收所述恒定偏压；以及
第三对共源共栅晶体管，连于所述电源和接地端之间，用于为所述电流源和所述第一对共源共栅晶体管中的所述nmos生成所述恒定偏压。
5.如权利要求1所述的电荷泵系统，其特征在于，还包括：
一脉冲发生器，用于接收所述第一数字信号并生成数字脉冲；以及
一锁存器，用于接收所述数字脉冲，并根据所述数字脉冲的第一上升沿，将第二数字信号锁存至一高逻辑电平，所述第二数字信号表示所述电荷泵已充电至第一预设电平，
其中，当所述锁存器接收一复位信号时，所述第二数字信号将复位至一低逻辑电平。
6.一种用于根据电荷泵的输出生成数字控制信号的方法，其特征在于，所述方法包括：
接收一反馈电压和一参考电压，并根据所述反馈电压和所述参考电压之间的差值，生成一输出信号；
由一电荷泵根据所述输出信号生成一输出电压；
将所述输出电压用作所述反馈电压；
由第一对共源共栅晶体管根据所述输出信号生成一数字信号，所述第一对共源共栅晶体管包括：
与所述输出信号相连的一pmos；以及
与一恒定偏压相连的一nmos；以及
将所述数字信号反向，以生成第一数字信号，并将所述第一数字信号输入至与所述电荷泵相连的一汲流源，其中，当所述反馈电压高于所述参考电压时，生成所述第一数字信号并导通所述汲流源；当所述反馈电压低于所述参考电压时，不生成所述第一数字信号并关闭所述汲流源。
7.如权利要求6所述的方法，其特征在于，还包括根据所述输出信号生成一定频率的时钟脉冲，所述电荷泵根据所述时钟脉冲生成所述输出电压。
8.如权利要求7所述的方法，其特征在于，根据所述输出信号生成一定频率的时钟脉冲的步骤包括：
由第二对共源共栅晶体管根据所述输出信号生成一模拟信号，其中所述第二对共源共栅晶体管连于所述电源和接地端之间，
其中，所述时钟脉冲根据所述模拟信号生成。
9.如权利要求6所述的方法，其特征在于，还包括：
根据所述第一数字信号生成数字脉冲；
根据所述数字脉冲的第一上升沿，将第二数字信号锁存至一高逻辑电平，所述第二数字信号表示所述电荷泵已充电至第一预设电平，以及
接收一复位信号，用于将所述第二数字信号复位至一低逻辑电平。
10.一种控制电路，用于根据输入电压决定输出模拟控制信号或是数字控制信号，其特征在于，所述控制电路包括：连于电源和接地端之间的第一对共源共栅晶体管以及第二对共源共栅晶体管，所述第一对共源共栅晶体管包括一pmos以及一nmos：
其中所述第一对共源共栅晶体管中的所述pmos的源极与所述电源相连，所述第一对共源共栅晶体管中的所述pmos的栅极与所述输入电压相连，所述第一对共源共栅晶体管中的所述pmos的漏极作为第一输出端，用于输出数字信号；以及
所述第一对共源共栅晶体管中的所述nmos的漏极与所述第一对共源共栅晶体管中的所述pmos的漏极相连，所述第一对共源共栅晶体管中的所述nmos的源极接地，所述第一对共源共栅晶体管中的所述nmos的栅极与一恒定偏压相连，
所述第二对共源共栅晶体管包括一pmos以及一nmos：
其中所述第二对共源共栅晶体管中的所述pmos的栅极与所述输入电压相连，所述第二对共源共栅晶体管中的所述pmos的源极与所述电源相连，所述第二对共源共栅晶体管中的所述pmos的漏极作为第二输出端，用于输出模拟信号；以及
所述第二对共源共栅晶体管中的所述nmos的漏极与所述第二对共源共栅晶体管中的所述pmos的漏极相连，所述第二对共源共栅晶体管中的所述nmos的源极接地，所述第二对共源共栅晶体管中的所述nmos的栅极与所述第二对共源共栅晶体管中的所述nmos的漏极相连。
11.如权利要求10所述的控制电路，其特征在于，还包括：一反相器，与所述第一对共源共栅晶体管中的所述pmos的所述漏极相连，用于根据所述输出信号将所述数字信号反向，以生成第一数字信号。
12.如权利要求11所述的控制电路，其特征在于，还包括：
一脉冲发生器，用于接收所述第一数字信号并生成数字脉冲；以及
一锁存器，用于接收所述数字脉冲，并根据所述数字脉冲的第一上升沿，将第二数字信号锁存至一高逻辑电平，
其中，当所述锁存器接收一复位信号时，所述第二数字信号将复位至一低逻辑电平。
技术总结
本发明公开了一种电荷泵系统、控制电路及其数字控制方法，包括：差分放大器，用于接收反馈电压和参考电压，并生成输出信号；振荡电路，用于生成时钟脉冲；电荷泵，用于接收所述时钟脉冲，并生成输出电压；与所述电荷泵的输出相连的汲流源；第一对共源共栅晶体管，用于生成数字信号；以及反相器，用于根据所述输出信号，将所述数字信号反向，以生成第一数字信号，其中，该第一数字信号输入至所述汲流源。当所述反馈电压高于所述参考电压时，生成所述第一数字信号，并导通所述汲流源。当所述反馈电压低于所述参考电压时，不生成所述第一数字信号，并关闭所述汲流源。
技术研发人员：唐原;徐仁泰
受保护的技术使用者：武汉新芯集成电路制造有限公司
技术研发日：.11.04
技术公布日：.02.14
